* Podatkovno pretokovni procesor • t )iP07281 * NaCr obiti hitr ki g ran j vanj nesp datk proč prog al ne znan tova ajno ost j a se e si e s reje o« Eslr rams cpr jSa. Ici si prisi o in { stavi j ike in lik, »1 jivo posebn anja p ke opr eme steao 1 jeni leksi ata maso je o za d e ma ovefia ene f le v za poi bilno oinir vni p Koren elo v teria ve narek ksibi proc skat stjo aCun ooni in rea Ine ndar u je Inos esiranj i koap sisten alnik z Inik z potias Ines ta opreiae vsaka spremen t siste e sli roals a. Si a pro a shr en, k su. se hi spre bo oa k so aed stea, cesi- an je- ar je Z do- trost neniba teri- zato Oaenjeni razkor nostjo sistema granabiInega s odlikuje s po Primer takSneg katerega moC t pipeline arhi ukazov. pPD7281 po naCielih poda Ta omogoCa ve innagih veCproc procesiranje na področju um rabljajo algorl lucijo, povefla Njegova ufiinkov pri procesiran dodobra izkoriS rabi jenih algor pri procesiranj tevnih numeriCn natrlfino mnoie nje, aritmetika Cuni transcende ak med hitrostjo in fleksibil- je noC offliliti z uporabo pro- likovnega procesorja, ki se datkavno vodeno arhitekturo, a procesorja je NEC pPD7281, enelji na krotino organizirani tekturi ter bogatem naboru je prvi VLSI eip,,ki deluje tkovno pretokovne arhitekture, ejo učinkovitost procesorja v esorskih aplikacijah, kot sta lik ter razpoznavanje vzorcev etne inteligence, kjer se upo- tmi za dvodomenzionalno konvo- vo, pomanjSavo in rotacijo. Itost postane oCitna predvsem ju slik v realnem Času, kjer Ca vsebovane vzporednosti upo- itoov. pPD7281 ni uporaben le u slik, temveC tudi pri zah- ih izračunih, kot so matriCno nje, matriCno vektorsko mnole- s plavajočo vejico ter izra- ntnih funkcij v realnem Času. V nasprotju s von Neumannovlmi procesorji, procesira ^PD72&1 pakete (tokens), ki so no­ silci operandov in med izvrševanjem ne potre­ buje dostave ukazov. V von Neumannovih proce­ sorjih je vsak korak sestavljen iz dostave, dekodiranja ter izvršitve ukaza, pri Čemer se vsi trije deli izvrSljo zaporedno. Tako je izraCun A = B + C je sestavljen iz dostave ukaza "seStej B in C ter shrani v A" v proce­ sor, iz dekodiranja ukaza, dostave operandov B in C v procesor, seStetja obeh operandov ter prenosa rezultata A v pomnilnik. Podatke stave u pomni In Cetkom Pretok vsebuje tifIkat tranja oaogoCa s hitro 17 X 17 ostale cije. N klasiCn Komuni k ne in i sor po8 lovnega paket sprejme 'obtok' danemu istem C njemu M kete p vsak pr vno pr kaz a. ik CLT izvr«ev podatko jo polj or, pod kro2na proces stjo 5 bitni standar abor uk ih von etokovn Namesto in FT) , anja vp v se vr e z na atkovno pipelin ni enot MHz. mnott i dne ari azov je Neuman 1 procesor ne tega vsebuje v katerega se iSe programski ei s poaoCjo pa slovom procesor ter krmilno p e organizacija 1 neprekinjeno Procesna enota Inik ter ALU, k tmetiCno logiCn SirSi kot pr novih procesorj pozna do- 'grafni' pred za- podgraf. ketov, ki ja, iden- olje. No- (Slika 1) delovanje vsebuje i omogoCa e opera- i veČini ev. acija z okolico poteka s pomofijo vhod- zhodne enote (IC in OC). Glavni proče­ lje paket procesorjem )iP07281 . Iz nas- polja paketa nPD7281 ugotovi, Ce je namenjen njemu ter ga v tem primeru , izloCi naslovno polje in poSlje v - najprej v LT. Paket, ki ni namenjen procesorju, se nespremenjen pofilja v iklu preko izhodne enote (OC) nasled- P07281. Procesor je tako za 'tuje' pa- raktiCno transparenten. Na ta nattin ocesor zbira 'svoje' pakete. Med 'ob­ tokom' po pPD728l paket Se nekajkrat spremeni vsebina in doliilno. Identifikator sprejetega paketa omogoCa doloCitev prlpadajoCe povezave v opisu programskega podgrafa. Vsebina iden­ tifikatorja je naslov lokacije v LT (poveza­ va). Iz LT pride paket z novim Identifikator­ jem (ki Je vsebina naslovljans lokacije v LT) in vstopi v FT, kjer se nahajajo opisi toCk programskega podgrafa. Del identifikatorja Ja naslov lokacije v FT. Vsebina naslovljene lo­ kacije v FT opisuje toCko programskega pod­ grafa in je sestavljena iz dveh delov. Prvi del je koda operacije in je del novega iden­ tifikatorja ob izstopu paketa iz FT - name­ njen je procesni enoti. Drugi del pa posredno opisuje oznake povezav, ki vstopajo v toCko in slu!!! AGiFC pri generiranju naslova loka­ cije v DM. Ta naslov se doda kodi operacije v okviru novega identifikatorja. Tako spreme­ njen paket vstopi v 'paketni' pomnilnik DM. Ce predstavlja ta paket zadnjega izmed ope­ randov, se skupaj s svojim parom (ta ta Čaka v DM), preko vrste Q prenese v procesno enoto PU, sicer pa se podatkovno polje paketa shra­ ni v naslovljeno lokacijo v DM. Vpis tar branje iz paketnega pomnilnika potekata ao- Casno z izvrševanjem v procesni enoti. Ce operacija zahteva en sam operand, se paket prenese iz FT direktno preko vrste Q v proce­ sno enoto PU. Procesna enota sestavi pakat, ki vsebuje rezultat in Identifikator, ki Je oznaka izhodne povezave. Paket ponovno vstopi v LT, ter nato v FT. Ce procesor ne vsebuje nobene operacije, ki bi potrebovala ta paket, prenese AGiFC ta paket preko vrste S in Iz­ hodne vrste 00 v Izhodno enoto OC. lOBn-ioBoO:? IR6Q- O0B]j_-O00g IC: Input Controllsr OC; Output Controllsr LT: Link Table FT! Funotlon Table DM: Data Memorv Q: Sueue PUi Processing Unlt 0Q: Output Oueue AG&FC: Address Generator and Flow Controller RC: ftefresh Controller Slika 1 Npr., za Izvršitev operacije A ° B + C mora procesor prejeti paketa, ki nosita vrednosti B in C, Šele nato lahko izvrCi operacijo se­ števanja. Vhodna paketa lahko prispeta v po­ ljubnem zaporedju, saj je procesor sposoben razpoznavati pakete. Iz opisa podgrafa, ki je vneSen v procesor pred izvrševanjem, le ta ugotovi, da paketa B in C pripadata preko operacije '+' paketu A, zato paketa B in C 2dru!!i in poSlje v procesno enoto. Vrednost, ki je rezultat izvrSitve v procesni enoti, se vstavi v paket in opremi z oznako A. Ce je A vhodni paket neke nove operacije, ki se mora izvrSiti v istem pPD7281, se shrani v paketni pounilnih, dokler ne prispe v procesor tudi paket, ki nosi vrednost drugega operanda. Tedaj 56 of.isanl postopek ponovi. Pravilna iztijra predhodno vpisanega podgrafa zagotav­ lja neprtk in jario delo procesorja. Procecorji (jP[J72fl1 se povezujejo v veCprooe- sar&ki ii&tuin na Jva osnovna naCinat kaskadnl (Slika 2i) in krbi^ni (Slika 2b). Za krolino bihltekturo je v razvoju tudi podporni Cip MAGIC (K0>nory Access 1 Seneral buE Interface Chlp) . ouo PNOC. li.l (iPonai «.2 ^ CPU /\ SUKCVNI POUI«. v (a) MACIC I n (jPDZie H.1 v ,-N |iPDa371 tt. N (b) Slika 2 Opravljena testiranja opravičujejo uporabo vefiprocesorske arhitekture z pPD7281. Tako na primer rotacija binarne slike 512 X 512 zah­ teva O.is pri krožni povezavi treh procesor­ jev; en procesor porabi za isto nalogo 1.5 s. Za i:raeun funkcije cos(x) potrebuje en pro­ cesor 'lOjis, kaskadš treh procesorjev pa ISjis. J. Sile in B. Robie