Statični nadzornik navideznih strojev za procesorsko arhitekturo RISC-V

slovenski

2026

letnik 93, številka 4

nadzornik navideznih strojev   RISC-V   statična razdelitev virov   virtualizacija

Elektrotehniška zveza Slovenije
(Obvezni izvod spletne publikacije)

V članku predstavimo razvoj in izvedbo nadzornika navideznih strojev za procesorsko arhitekturo RISC-V. Nadzornik omogoca statično razdelitev virov, pri kateri se procesorska jedra, pomnilnik in naprave navideznim strojem dodelijo ob zagonu, med delovanjem pa se ta dodelitev ne spreminja. Z ustrezno razdelitvijo virov zagotovimo medsebojno izolacijo navideznih strojev in predvidljivo delovanje, kar je kljucno pri varnostno kritičnih sistemih. Nadzornik uporablja razširitev za virtualizacijo in podpira dvostopenjsko preslikovanje naslovov, virtualizacijo serijskih naprav, emulacijo zunanjega prekinitvenega krmilnika ter paravirtualizacijo blocnih naprav prek razsvetljenega gonilnika. Delovanje smo preizkusili v emulatorju QEMU na platformi riscv64-virt v razlicnih konfiguracijah, vključno s sočasnim izvajanjem dveh navideznih strojev z operacijskim sistemom xv6, od katerih ima vsak svojo serijsko napravo, disk in emulirani prekinitveni krmilnik.

20.10.2026