FPGA implementacija generatorja profila s pomočjo PLL
FPGA implementation of PLL - based profile generator

1. PDF datoteka (698 kB)

1. TXT datoteka (19 kB)

Izvoz v EndNote (RIS format)

Avtor(ji)

Horvat, Robert (avtor)
Jezernik, Karel (avtor)

Jezik

slovenski

Vir

Elektrotehniški vestnik

Leto

2009

Številčenje

letnik 76, številka 5

Vsebina

dogodkovno vodenje DSP sistem FPGA vezje PLL VHDL

Založnik

Elektrotehniška zveza Slovenije

Izvor

Elektrotehniška zveza Slovenije
(Obvezni izvod spletne publikacije)

Pravice

URN

URN:NBN:SI:doc-EY2857V2

COBISSID

13766166

Objavljeno

14.04.2023

Metapodatki

Citiranje

APA:

Horvat, Robert, Jezernik, Karel (2009). FPGA implementacija generatorja profila s pomočjo PLL. Elektrotehniški vestnik, letnik 76, številka 5, str. 305-310. URN:NBN:SI:doc-EY2857V2 from http://www.dlib.si

MLA:

Horvat, Robert, Jezernik, Karel. "FPGA implementacija generatorja profila s pomočjo PLL." Elektrotehniški vestnik letnik 76. številka 5 (2009) str. 305-310.
<http://www.dlib.si/?URN=URN:NBN:SI:doc-EY2857V2>

Elektrotehniški vestnik
2005-
(Zbirni zapis)

FPGA implementacija generatorja profila s pomočjo PLLFPGA implementation of PLL - based profile generator

FPGA implementacija generatorja profila s pomočjo PLL
FPGA implementation of PLL - based profile generator