Flexible low cost ASIC design verification tool with guidelines for generation of STDF for multi project wafer sort
Hitro prilagodljiv in cenovno ugoden testni system ! za analizo ustreznosti vezij ASIC s priporočili za generiranje STDF datotek na več projektnih silicijevih rezinah

1. PDF datoteka (595 kB)

1. TXT datoteka (19 kB)

Izvoz v EndNote (RIS format)

Avtor(ji)

Trontelj, Janez (avtor)

Jezik

angleški

Vir

Informacije MIDEM

Leto

2011

Številčenje

letnik 41, številka 1

Vsebina

ATDF DAQ kartica integrirana vezja STDF testiranje silicijevih rezin vezje po naročilu

Založnik

Strokovno društvo za mikroelektroniko, elektronske sestavne dele in materiale

Izvor

Strokovno društvo za mikroelektroniko, elektronske sestavne dele in materiale

Pravice

URN

URN:NBN:SI:DOC-NPW8OPDO

COBISSID

8510804

Objavljeno

18.12.2015

Metapodatki

Citiranje

APA:

Trontelj, Janez (2011). Flexible low cost ASIC design verification tool with guidelines for generation of STDF for multi project wafer sort. Informacije MIDEM, letnik 41, številka 1, str. 8-11. URN:NBN:SI:DOC-NPW8OPDO from http://www.dlib.si

MLA:

Trontelj, Janez. "Flexible low cost ASIC design verification tool with guidelines for generation of STDF for multi project wafer sort." Informacije MIDEM letnik 41. številka 1 (2011) str. 8-11.
<http://www.dlib.si/?URN=URN:NBN:SI:DOC-NPW8OPDO>

Informacije MIDEM
1986-
(Zbirni zapis)

Flexible low cost ASIC design verification tool with guidelines for generation of STDF for multi project wafer sortHitro prilagodljiv in cenovno ugoden testni system ! za analizo ustreznosti vezij ASIC s priporočili za generiranje STDF datotek na več projektnih silicijevih rezinah

Flexible low cost ASIC design verification tool with guidelines for generation of STDF for multi project wafer sort
Hitro prilagodljiv in cenovno ugoden testni system ! za analizo ustreznosti vezij ASIC s priporočili za generiranje STDF datotek na več projektnih silicijevih rezinah