A memory interface for DDR3 SDRAM memory in Xilinx 7 Series FPGAs

1. PDF datoteka (431 kB)

1. TXT datoteka (29 kB)

Izvoz v EndNote (RIS format)

Avtor(ji)

Beguš, Jari (avtor)
Žemva, Andrej (avtor)
Zadnik, Damjan (avtor)

Jezik

angleški

Vir

Elektrotehniški vestnik

Leto

2022

Številčenje

letnik 89, številka 5

Vsebina

pomnilnik DDR3 pomnilniški krmilniki pomnilniški vmesniki vezje FPGA

Založnik

Elektrotehniška zveza Slovenije

Izvor

Elektrotehniška zveza Slovenije
(Obvezni izvod spletne publikacije)

Pravice

URN

URN:NBN:SI:DOC-FZA93AS8

COBISSID

138769411

Objavljeno

14.04.2023

Metapodatki

Citiranje

APA:

Beguš, Jari, Žemva, Andrej, Zadnik, Damjan (2022). A memory interface for DDR3 SDRAM memory in Xilinx 7 Series FPGAs. Elektrotehniški vestnik, letnik 89, številka 5, str. 239-245. URN:NBN:SI:DOC-FZA93AS8 from http://www.dlib.si

MLA:

Beguš, Jari, Žemva, Andrej, Zadnik, Damjan. "A memory interface for DDR3 SDRAM memory in Xilinx 7 Series FPGAs." Elektrotehniški vestnik letnik 89. številka 5 (2022) str. 239-245.
<http://www.dlib.si/?URN=URN:NBN:SI:DOC-FZA93AS8>

Elektrotehniški vestnik
2005-
(Zbirni zapis)