APA:
Beguš, Jari, Žemva, Andrej, Zadnik, Damjan (2022). A memory interface for DDR3 SDRAM memory in Xilinx 7 Series FPGAs.
Elektrotehniški vestnik, letnik 89, številka 5, str. 239-245.
URN:NBN:SI:doc-FZA93AS8 from http://www.dlib.si
MLA:
Beguš, Jari, Žemva, Andrej, Zadnik, Damjan. "A memory interface for DDR3 SDRAM memory in Xilinx 7 Series FPGAs."
Elektrotehniški vestnik letnik 89. številka 5 (2022) str. 239-245.
<http://www.dlib.si/?URN=URN:NBN:SI:doc-FZA93AS8>