Adaptivna digitalna sita v strukturi porazdeljene aritmetike
Adaptive digital filter implementation with distributed arithmetic structure

slovenski

2001

letnik 31, številka 3

digitalna obdelava signalov   digitalna sita   električna vezja   karakteristike   porazdeljena aritmetika

Strokovno društvo za mikroelektroniko, elektronske sestavne dele in materiale

V članku je opisana izvedba adaptivnega nerekurzivnega digitalnega sita s programirnimi logičnimi (FPGA) vezji v strukturi porazdeljene aritmetrike. Za načrtovanje smo uporabili programski paket OrCad Express, s programskim paketom XACT pa smo opravili implementacijo celotne strukture vezja v dve programirni vezji firme Xilinx. Adaptivno FIR digitalno sito 15. stopnje, s 16-bitno dolžino registrov za zapis vhodno-izhodnega signala in 16 do 24 bitno aritmetrično logično enoto, smo izvedli vezjema XC4013E in XC4020E. Digitalno FIR sito smo načrtali v strukturi porazdeljene aritmetike s sprotnim izračunom delnih vsot koeficientov. Pri osnovnih urinih impulzih s frekvenco 20MHz, smo dosegli frekvenco vzorčenja vhodnega signala 100kHz. Za verifikacijo delovanja smo adaptivno sito in vhodne signale opisali v VHDL jeziku. Izdelano adaptivno sito je namenjeno izločanju šuma iz koristnega signala. Za testiranje adaptivnega sita smo uporabili koristni harmonični signal s frekvenco 1 kHz, na katerega je bil superponiran pasovno omejen beli šum. Razmerje signal šum smo izboljšali za 18 dB.

18.12.2015