Transistor level optimisation of digital cells - Puhan, Janez (Elektrotehniški vestnik, 2011)
Keywords: digital ASIC design; digital sircuit synthesis; načrtovanje digitalnih integriranih vezij; optimizacija na tranzistorskem nivoju; pre-designed cells; sinteza digitalnih vezij; splošni osnovni gradniki; transistor-level cell optimisation