

MODULARNO NAČRTOVANJE MIKROELEKTRONSKIH VEZIJ Z NAČRTOVALSKIM PAKETOM SCEPTRE

T. Dogša, R. Babič, M. Solar

KLJUČNE BESEDE: integrirana vezja, računalniško načrtovanje vezij, modularno načrtovanje, metoda standardnih celic, SCEPTRE

POVZETEK: V članku je prikazana problematika modularnega načrtovanja mikroelektronskih vezij po metodi standardnih celic. V prvem delu so opisane specifikacije načrtovalnega paketa, ki omogoča takšno načrtovanje. V drugem delu je opisan konkreten programski paket SCEPTRE z vidika obravnavane problematike. Na koncu pa je na kratko podan opis podatkovne baze SCEPTRE in predlagana dopolnitev programskega paketa tako, da je možno uporabiti tudi modularni pristop pri načrtovanju obsežnejšega mikroelektronskega vezja.

MODULAR STANDARD CELL DESIGN WITH SCEPTRE

KEY WORDS : integrated circuits, computer aided circuit design, modular design, standard cells method, SCEPTRE

ABSTRACT: The modular IC design (standard cells) problems are briefly presented. User requirements for the modular IC design software are summarized in the first part of the paper. The SCEPTRE design programs are discussed in the next part. Finally a brief description of SCEPTRE database and the suggested completion of this programme package is given so that a modular approach in integrated circuits design can also be used.

UVOD

Tehnologija mikroelektronskih vezij zelo hitro napreduje. Napovedi za konec tega stoletja so čipi velikosti milijarde transistorjev. Nekateri avtorji (1) se sprašujejo, če jih bo sploh mogoče povsem izkoristiti. Izjema so seveda pomnilniki, kateri so in bodo vedno premajhni.

Razvoj programov in računalnikov ter načrtovanje programske opreme imata v mnogih primerih marsikaj skupnega. V zgodnjih začetkih računalništva so bili programi relativno kratki. En sam programer je bil avtor celotnega programa. Delež stroškov programiranja je bil zelo majhen v primerjavi z vrednostjo računalnika. V raziskavi ameriškega U.S. Air Force je bilo leta 1955 to razmerje 1:4 (2). Že leta 1985 se je spremenilo na 4:1!. Nekaj podobnega se dogaja pri razvoju mikroelektronskih tehnologij in načrtovanju mikroelektronskih vezij. Čipi postajajo čedalje cenejši in relativni delež stroškov razvoja čipa pada v primerjavi s stroški načrtovalcev. Problem stroškov načrtovalcev in načrtovanja kompleksnih vezij rešujemo z ustrežno CAD programsko opremo in pa skupinskim pristopom. V članku želimo na kratko osvetliti pomembne aspekte, ki se pojavijo pri prehodu na skupinsko delo. Omejili se bomo samo na programski paket SCEPTRE, ki je namenjen načrtovanju s standardnimi celicami. Prikazani so tudi podatki o strukturi podatkovne baze, ki jo SCEPTRE uporablja.

Razvoj čipa lahko poenostavljeno razdelimo v tri faze :

1. izdelava sheme, oz. električnega načrta vezja
2. načrtovanje geometrije vezja
3. izdelava mask in proizvodnja

Pri opisu problematike skupinskega pristopa bomo obravnavali samo prvo fazo, ki jo običajno opravi naročnik vezja.

SPECIFIKACIJE NAČRTOVALNE OPREME

Tipični potek skupinskega načrtovanja obsega:

1. izdelavo specifikacij za kompletno vezje
2. razdelitev vezja na posamezne module
3. načrtovanje posameznih modulov
4. integracija posameznih modulov v kompletno vezje
5. verifikacija kompletnega vezja

Rezultat vseh teh faz je preverjena logična shema vezja, ki ustreza delu specifikacij. (V tej fazi še ne moremo preveriti delovanja vezja v absolutnem časovnem merilu oz. zakasnitev).

Da bi nek programski paket omogočil skupinsko načrtovanje, mora podpirati naslednje aktivnosti:


1. združevanje vezij, oz. modulov
2. delitev vezij na module
3. dodajanje makrojev k vezju
4. preklic makroja (vsebina makroja postane del vezja)
5. izločevanje makroja
6. prenos in transformacija podatkovne baze, ki je bila ustvarjena s kakšnim podobnim, vendar ne kompatibilnim načrtovalnim paketom

Združevanje vezij mora tudi rešiti problem preštevilčenja vozlišč in problem različnih formatov opisa vezja. Le-ta se pojavi :

- * kadar načrtujemo s pomočjo različnih CAD paketov
- * kadar uporabljamo module iz prejšnjih projektov

Boljši programski paketi vsebujejo ustrezne programe za pretvorbo različnih formatov. V literaturi se pogosto omenja format EDIF (4), ki naj bi postal standard. Če nimamo ustreznega transformacijskega programa, ga pač moramo izdelati sami. Ključni podatek, ki je pri tem

Na sliki 2 je prikazan procesni diagram izdelanih programov, ki omogočajo modularno načrtovanje.




Sl. 2: procesni diagram dodanih programskih paketov

OPIS PODATKOVNE BAZE


Pri predelavi SCEPTRE paketa je bila ključnega pomena podatkovna baza. Z analizo te baze smo ugotovili, da so za grafični opis vezja uporabljeni naslednji gradniki :

- * logični elementi
- * linije (povezave)
- * komentarji
- * makroji

Na sliki 3 je prikazana struktura dveh datotek CIRCUIT.DTA. Možni sta dve situaciji. Vezje je sestavljeno iz elementov, ki so vsi na enakem hierarhičnem nivoju oziroma so v vezju tudi makroji. Dolžina datoteke je



Sl. 4: struktura knjižnice SCHEM.LIB




Sl. 3: struktura datoteke CIRCUIT.DTA (a. brez makroja, b. z dvema makrojema)

odvisna od števila gradnikov (faktor "n"). Vsak zapis je tipiziran in je dolžine 22 zlogov.

V knjižnici SCHEM.LIB se nahajajo definicije standardnih logičnih elementov, ki so v danem procesu na razpolago. Uporabnikove makroje dodaja grafični editor na koncu knjižnice. Vsak makro zavzema 434 zlogov. Strukturo knjižnice ponazarja slika 4.

KONKRETNI PRIMER

Za ilustracijo smo izbrali del vezja, ki vsebuje preprost makro in en logični element tako kot kaže slika 5. Na sliki 6a in 6b je prikazana struktura datoteke CIRCUIT.DTA, ki pripada primeru. Vsak zapis je predstavljen v heksadecimalni obliki in ustreznemu ASCII ekvivalentu. (Zlogi, ki nimajo ASCII interpretacije so označeni s piko.)



Sl. 5: primer vezja z enim elementom in makrojem

```

zapis št . 1 0700010008444F4D494E49433100110013000C001D00
.....DOMINIC1..... 22 od 616 zlogov
zapis št. 2 0800140015000249505331410000000000020C001D00
.....IPS1A..... 44 od 616 zlogov
zapis št. 3 0A00010000000249505331410000000000020C001D00
.....IPS1A..... 66 od 616 zlogov
zapis št. 4 08001C001700044E523331410000000000020C001D00
.....NR31A..... 88 od 616 zlogov
zapis št. 5 0A0004000000044E523331410000000000020C001D00
.....NR31A..... 110 od 616 zlogov
zapis št. 6 0800140018000249505331410000000000020C001D00
.....IPS1A..... 132 od 616 zlogov
zapis št. 7 0A00020000000249505331410000000000020C001D00
.....IPS1A..... 154 od 616 zlogov
zapis št. 8 080027001800024F50533141000000000000C001D00
..'....OPS1A..... 176 od 616 zlogov
zapis št. 9 080014001B000249505331410000000000020C001D00
.....IPS1A..... 198 od 616 zlogov
zapis št. 10 0A00030000000249505331410000000000020C001D00
.....IPS1A..... 220 od 616 zlogov
zapis št. 11 0900170016001A00160000000000000000020C001D00
..... 242 od 616 zlogov
zapis št. 12 09001A0018001C00180000000000000000020C001D00
..... 264 od 616 zlogov
zapis št. 13 0900170019001C00190000000000000000020C001D00
..... 286 od 616 zlogov
zapis št. 14 09002200190027001900000000000000020C001D00
..".../..... 308 od 616 zlogov
    
```

Razlaga zapisov :

- zapis št. 1 Ime makroja
- zapis št. 2-22 Vsebina makroja
- zapis št. 23 Podatki o projektu iz HEADER.DTA
- zapis št. 24-28 Podatki o elementih zunaj makroja

Sl. 6a: CIRCUIT.DTA z enim elementom in makrojem

```

zapis št. 15 09001A001A001C001A0000000000000000020C001D00
..... 330 od 616 zlogov
zapis št. 16 090017001C001A001C0000000000000000020C001D00
..... 352 od 616 zlogov
zapis št. 17 09001A0016001A00180000000000000000020C001D00
..... 374 od 616 zlogov
zapis št. 18 09001A001A001A001C0000000000000000020C001D00
..... 396 od 616 zlogov
zapis št. 19 0B00140015000258313331000000000000020C001D00
.....X131..... 418 od 616 zlogov
zapis št. 20 0B00140018000258323331000000000000020C001D00
.....X231..... 440 od 616 zlogov
zapis št. 21 0B0027001800024E513331000000000000020C001D00
..'....NQ31..... 462 od 616 zlogov
zapis št. 22 0B0014001B000258333331000000000000020C001D00
.....X331..... 484 od 616 zlogov
zapis št. 23 07000000076469706C6F6D619400000000020C001D00
.....diploma..... 506 od 616 zlogov
zapis št. 24 08001F0002000350443132000000000000020C001D00
.....PD12..... 528 od 616 zlogov
zapis št. 25 0A00070000000350443132000000000000020C001D00
.....PD12..... 550 od 616 zlogov
zapis št. 26 08001600040008444F4D494E4943310000020C001D00
.....DOMINIC1..... 572 od 616 zlogov
zapis št. 27 0A000500000008444F4D494E4943310000020C001D00
.....DOMINIC1..... 594 od 616 zlogov
zapis št. 28 09001B0006001F00060000004943310000020C001D00
.....IC1..... 616 od 616 zlogov
    
```

Sl. 6b: CIRCUIT.DTA z enim elementom in makrojem

ZAKLJUČEK

Predelava oz. dopolnitev programskega paketa SCEPTRE omogoča povezovanje dveh ali več načrtanih vezij iz različnih datotek. Ta dodatek se je pokazal kot koristno načrtovalsko orodje, saj enostavno omogoča skupinsko delo pri načrtovanju modularno zasnovanega obsežnejšega integriranega vezja. Trenutno se največ uporablja v pedagoškem procesu pri predmetu Integrirana vezja na VŠ stopnji.

LITERATURA

(1) B.C.Cole: "Here comes the billion-transistor IC", Electronics, april 2, 1987, str. 81-85

(2) M.L.Schooman: "Software Engineering, Design, Reliability, and Management", McGraw-Hill, 1983.

(3) A.Vodopivec, D.Jenko, F.Runovc: "Snovanje uporabniških integriranih vezij v ISKRI DO Mikroelektronika", Informacije MIDEM, št.2

(4) H.Clawson: "Understand EDIF conventions to Transfer Circuit Data", Electronic Design, Oct.1987, str. 49-55

(5) M. Dominič: "Računalniško podprto načrtovanje mikroelektronskih vezij", Diplomaska naloga, Tehniška fakulteta v Mariboru, 1989

mag. Tomaž Dogša, dipl.ing.

mag. Rudolf Babič, dipl.ing.

Mitja Solar, dipl.ing.

vsi Univerza v Mariboru,

Tehniška fakulteta,

VTO Elektrotehnika, računalništvo in informatika,

Smetanova 17, 62000 Maribor

Prispelo: 24.08.1989 Sprejeto: 31.8.1989