URN:NBN:SI:DOC-86MO9TRT2020Biasizzo, AntonLjubotina, MilošŽemva, Andrejdocuments/doc/8/URN_NBN_SI_doc-86MO9TRT_001.pdfdocuments/doc/8/URN_NBN_SI_doc-86MO9TRT_001.txt587articlestr. 235-2420013-585246402563URN:NBN:SI:doc-86MO9TRTslvElektrotehniška prosveta SlovenijeElektrotehniška zveza SlovenijeStrokovna zadruga koncesijoniranih elektrotehnikovElektrotehniški vestnikInCdigitalna vezjagrafični procesorjimnoženje matrikprogramska okoljaPospeševanje množenja matrik z vezjem FPGA in razvojnim okoljem Vitis