Analysis and mitigation of negative differential resistance effects with hetero-gate dielectric layer in negative-capacitance field-effect transistors

URN:NBN:SI:DOC-6BT9NC0O2024Huo, Hongleidocuments/doc/6/URN_NBN_SI_doc-6BT9NC0O_001.pdfdocuments/doc/6/URN_NBN_SI_doc-6BT9NC0O_001.txt154articlestr. 65-730352-904510.33180/InfMIDEM2024.106245622787URN:NBN:SI:doc-6BT9NC0OengStrokovno društvo za mikroelektroniko, elektronske sestavne dele in materialeInformacije MIDEMBYheterovratni dielektriknegativna diferencialna upornostpoljski tranzistor z negativno kapacitivnostjovisoka dielektrična konstantaAnalysis and mitigation of negative differential resistance effects with hetero-gate dielectric layer in negative-capacitance field-effect transistorsAnaliza in ublažitev učinkov negativne diferencialne upornosti s hetero-vratno dielektrično plastjo v poljskih tranzistorjih z negativno kapacitivnostjo