URN:NBN:SI:DOC-5GUOPOUO2011Bürmen, ArpadFajfar, IztokPuhan, JanezTuma, Tadejdocuments/doc/5/URN_NBN_SI_doc-5GUOPOUO_001.htmdocuments/doc/5/URN_NBN_SI_doc-5GUOPOUO_001.pdfdocuments/doc/5/URN_NBN_SI_doc-5GUOPOUO_001.txt1/278articlestr. 31-350013-58522232-3236262209024URN:NBN:SI:doc-5GUOPOUOslvElektrotehniška zveza SlovenijeElektrotehniški vestnikInCgradnikiintegrirana vezjanačrtovanjeoptimizacijaOptimizacija digitalnih gradnikov na nivoju tranzistorjev