557 KB22 KB198520251999Babič, RudolfJarc, Bojanletnik:29številka:3str. 136-142ISSN:0352-9045COBISSID:1726548URN:URN:NBN:SI:doc-3DJQ5P6EslStrokovno društvo za mikroelektroniko, elektronske sestavne dele in materialeInformacije MIDEMarithmeticaritmetikadigitalni filtridigitalni signaliobdelava signalovprenosne funkcijeUporaba modificirane oblike porazdeljene aritmetike za osnovno in kaskadno izvedbo digitalnih sit| The modified distributed arithmetic structure for the basic and the cascade digital filters realization|In this article the modified distributed arithmetic structure for the FIR digital filter realization is presented. The modified distributed arithmetic structure is based upon an unipolar presentation of the bipolar input signal. It allows the hardware complexity reduction and due to better normalization of sums of product, the enlargement of dynamic range of the input signal was achieved. With additional use of the anti symmetrical presentation of the sumsof products the required memory was reduced. The memory for saving the pre-calculated sums of products was halved. The proposed structure can be used for the basic and cascade realization. Also in teh cascade realization a further memory reduction and the enlargement of dynamic range of the output signal was achieved. With the simulation the expected operation of the modified distributed arithmetic in the basic and cascade structure was confirmed. Our results shows the attenuation and signal to noise responses of the basic and cascade structures versus the quantization step of the input signal and of the inner arithmetic and logic unitV prispevku predstavljamo modificirano obliko porazdeljene aritmetike za izvedbo nerekurzivnih digitalnih sit. Modificirana oblika porazdeljene aritmetike temelji na unipolarni predstavitvi v osnovi bipolarnega vhodnega signala. Omogoča zmanjšanje aparaturne kompleksnosti digitalnega sita in zaradi ugodnejšega normiranja delnih vsot koeficientov tudi povečanje dinamičnega območja izhodnega signala. Z dodatno uporabo nasprotno simetričnega zapisa delnih vsot koeficientov smo uspeli zmanjšati potrebno pomnilniško strukturo. Dosegli smo prepolovitev števila pomnilniških lokacij, potrebnih za shranjevanje delnih koeficientov. Modificirana oblika porazdeljene aritmetike z nasprotno simetričnim zapisom delnih vsot koeficientov je uporabna tako v osnovi kot v kaskadni realizacijski strukturi. Tudi v kaskadni realizacijski strukturi omogoča povečanje dinamičnega območja izhodnega signala in dodatno zmanjšanje potrebnih pomnilniških lokacij. Z rezultati smo potrdili delovanje modificirane porazdeljene aritmetike in poiskali poteke slabljenja in razmerja signal šum v odvisnosti od kvantizacije vhodnega signala v osnovni in kaskadni izvedbiTEXTznanstveno časopisjejournalsSlovenian National E-content AggregatorNational and University Library of SloveniaStrokovno društvo za mikroelektroniko, elektronske sestavne dele in materiale