OSNOVE MIKROELETRONIKE Zbirka vaj z rešitvami Avtor Tomaž Dogša Maribor, december 2019 Naslov Osnove mikroelektronike Podnaslov Zbirka vaj z rešitvami Title Introduction to Microelectronics Subtitle Collection of Solved Problems Avtor Tomaž Dogša Author (Univerza v Mariboru, Fakulteta za elektrotehniko, računalništvo in informatiko) Recenzija Mitja Sotlar Review (Univerza v Mariboru, Fakulteta za elektrotehniko, računalništvo in informatiko) Tehnična urednika Tomaž Dogša Technical editors (Univerza v Mariboru, Fakulteta za elektrotehniko, računalništvo in informatiko) Jan Perša (Univerzitetna založba Univerze v Mariboru) Oblikovanje ovitka Jan Perša Cover designer (Univerzitetna založba Univerze v Mariboru) Grafike na ovitku Grafične priloge Avtor Avtor Cover graphics Graphics material Založnik / Published by Izdajatelj / Co-published by Univerzitetna založba Univerze v Mariboru Fakulteta za elektrotehniko, računalništvo in informatiko Slomškov trg 15, 2000 Maribor, Slovenija Koroška cesta 46, 2000 Maribor, Slovenija http://press.um.si, zalozba@um.si https://feri.um.si, feri@um.si Izdaja Vrsta publikacije Prva izdaja E-book Edition Publication type Izid Maribor, december 2019 Published Dostopno na http://press.um.si/index.php/ump/catalog/book/444 Availabe at CIP - Kataložni zapis o publikaciji Univerzitetna knjižnica Maribor © Univerza v Mariboru, Univerzitetna 621.3.049.77(075.8)(076) založba DOGŠA, Tomaž / University of Maribor, University Press Osnove mikroelektronike [Elektronski vir] : zbirka vaj z rešitvami / avtor Tomaž Dogša. - 1. Besedilo/ Text © Dogša, 2019 izd. - El. knjiga. - Maribor : Univerzitetna založba Univerze, 2019 To delo je objavljeno pod licenco Creative Commons Priznanje avtorstva-Brez predelav Način dostopa (URL): 4.0 Mednarodna. / This work is licensed http://press.um.si/index.php/ump/catalog/book/444 under the Creative Commons Attribution - ISBN 978-961-286-310-4 (pdf) NoDerivs 4.0 International License. doi: 10.18690/978-961-286-310-4 COBISS.SI-ID 97847041 https://creativecommons.org/licenses/by-nd/4.0/ ISBN 978-961-286-310-4 (pdf) DOI https://doi.org/10.18690/978-961-286-310-4 Cena Brezplačni izvod Price Odgovorna oseba založnika prof. dr. Zdravko Kačič, rektor Univerze v Mariboru For publisher OSNOVE MIKROELEKTRONIKE: ZBIRKA VAJ Z REŠITVAMI TOMAŽ DOGŠA Univerza v Mariboru, Fakulteta za elektrotehniko, računalništvo in informatiko, Maribor, Slovenija, e-pošta: tomaz.dogsa@um.si Povzetek Ta zbirka rešenih nalog iz mikroelektronike je namenjena študentom, ki se prvič srečujejo z načrtovanjem integriranih vezij. Razumevanje nalog zahteva predhodno poznavanje teorije s področja Ključne besede: mikroelektronike in ustrezno znanje elektronike ter simulacije vezij. Skoraj mikroelektronika, vse naloge imajo enako strukturo: na začetku je besedilo, nato sledi analiza elektronska oziroma načrtovanje in na koncu preverjanje s simulatorjem SPICE. Vaje so simulacija vezja, razdeljene v štiri skupine: MOS tranzistor, prepoznavanje in načrtovanje načrtovanje vezij, geometrijske strukture, logična in analogna vezja. Za študente najtežji del bo geometrijske verjetno načrtovanje analognih integriranih vezij. V dodatku se nahaja zgled strukture, preprostega projekta, ki vsebuje načrtovanje vezja in geometrijske strukture. SPICE. DOI https://doi.org/10.18690/978-961-286-310-4 ISBN 978-961-286-310-4 Dostopno na: http://press.um.si INTRODUCTION TO MICROELECTRONICS: COLLECTION OF SOLVED PROBLEMS TOMAŽ DOGŠA University of Maribor, Faculty of Electrical Engineering and Computer Science, Maribor, Slovenia, e-mail: tomaz.dogsa@um.si Abstract This collection of solved problems in microelectronics is designed for students who are experiencing integrated circuit design for the first time. Understanding the problems and solutions requires prior knowledge of microelectronics theory and adequate knowledge of electronics and circuit simulations. Almost all problems have the same structure: text starts at the Keywords: beginning, followed by analysis or design, and finally, verification with the microelectronics, electronic circuits, SPICE simulator. The problems are divided into four groups: MOS transistor, circuit simulation, layout design, digital and analogue circuits. For students, the hardest part will layout design, probably be designing analogue integrated circuits. The appendix provides an SPICE. example of a simple project that contains circuit and layout design. DOI https://doi.org/10.18690/978-961-286-310-4 ISBN 978-961-286-310-4 Avaialble at: http://press.um.si Osnove mikroelektronike - Zbirka vaj z rešitvami Kazalo vsebine UVOD ................................................................................................................................... 1 A. MOS TRANZISTOR, UPOR in kondenzator............................................................. 3 VAJA A.1 MOS tranzistor – delovna točka ...................................................................... 5 VAJA A.2 MOS tranzistor – delovna točka ...................................................................... 7 VAJA A.3 MOS tranzistor – risanje karakteristike .......................................................... 8 VAJA A.4 MOS tranzistor – delovna točka ...................................................................... 9 VAJA A.5 MOS tranzistor – delovna točka ...................................................................... 11 VAJA A.6 Prepoznavanje geometrijskih struktur ............................................................. 11 VAJA A.7 Risanje MOS tranzistorja ................................................................................ 12 VAJA A.8 Prepoznavanje geometrijskih struktur ............................................................. 12 VAJA A.9 Prepoznavanje geometrijskih struktur ............................................................. 13 VAJA A.10 Prepoznavanje geometrijskih struktur ............................................................. 14 VAJA A.11 Prepoznavanje geometrijskih struktur ............................................................. 15 VAJA A.12 MOS tranzistor-dvovhodni parametri ............................................................. 16 VAJA A.13 MOS tranzistor - dvovhodni parametri ........................................................... 18 VAJA A.14 Difuzijski upor - analiza .................................................................................. 19 VAJA A.15 Difuzijski upor - projektiranje ........................................................................ 20 VAJA A.16 Parazitna upornost - analiza ............................................................................ 21 VAJA A.17 Nelinearni MOS upor - projektiranje .............................................................. 22 VAJA A.18 Nelinearni MOS upor – ogliščna analiza ........................................................ 23 VAJA A.19 Linearni MOS upor - projektiranje ................................................................. 26 Dodatne naloge ...................................................................................................................... 28 B. LOGIČNA VEZJA ......................................................................................................... 31 VAJA B.1 Analiza NMOS invertorja ............................................................................... 33 VAJA B.2 Projektiranje NMOS invertorja ....................................................................... 39 VAJA B.3 Projektiranje večvhodnih vrat ......................................................................... 40 VAJA B.4 Sinteza NMOS logičnega vezja ....................................................................... 43 VAJA B.5 Sinteza NMOS logičnega vezja ....................................................................... 44 VAJA B.6 CMOS stikalo .................................................................................................. 45 VAJA B.7 Analiza CMOS invertorja ................................................................................. 48 VAJA B.8 Analiza CMOS invertorja ................................................................................. 51 VAJA B.9 Analiza CMOS invertorja ................................................................................. 52 VAJA B.10 Projektiranje CMOS invertorja ........................................................................ 55 VAJA B.11 Projektiranje CMOS invertorja ........................................................................ 57 VAJA B.12 Projektiranje CMOS invertorja ........................................................................ 59 VAJA B.13 Projektiranje CMOS invertorja ........................................................................ 60 VAJA B.14 Sinteza CMOS kombinacijskega vezja ............................................................ 63 Osnove mikroelektronike - Zbirka vaj z rešitvami C. ANALOGNA VEZJA .................................................................................................... 73 Vaja C.1 Projektiranje CMOS delilnika napetosti ............................................................. 75 Vaja C.2 Projektiranje tokovnega zrcala ............................................................................ 77 Vaja C.3 Analiza tokovnega zrcala .................................................................................... 78 Vaja C.4 Projektiranje tokovnega zrcala ............................................................................ 80 Vaja C.5 Projektiranje več tokovnih virov ......................................................................... 81 Vaja C.6 Analiza tokovnega izvora .................................................................................... 84 Vaja C.7 Analiza tokovnega izvora .................................................................................... 85 Vaja C.8 Analiza NMOS enostopenjskega ojačevalnika ................................................... 86 Vaja C.9 Analiza enostopenjskega NMOS ojačevalnika ................................................... 88 Vaja C.10 Projektiranje NMOS enostopenjskega ojačevalnika .......................................... 91 Vaja C.11 Analiza MOS ojačevalnika z aktivnim bremenom ............................................. 94 Vaja C.12 Projektiranje CMOS ojačevalnika ...................................................................... 98 Vaja C.13 Primerjava enostopenjskih ojačevalnikov .......................................................... 99 Vaja C.14 Analiza diferenčnega ojačevalnika ..................................................................... 102 Vaja C.15 Analiza diferenčnega ojačevalnika ..................................................................... 106 Vaja C.16 Analiza bipolarnih tokovnih zrcal ....................................................................... 109 Vaja C.17 Analiza preprostega bipolarnega ojačevalnika ................................................... 110 Vaja C.18 Stabiliziran napetostni vir ................................................................................... 111 Vaja C.19 Projektiranje SC upora ........................................................................................ 113 D. DODATEK ...................................................................................................................... 117 1. 0,8 μm CMOS tehnologija .............................................................................................. 119 2. Označevanje mask ........................................................................................................... 119 3. Faktor oblike za upore ..................................................................................................... 120 4. Struktura in zgled projekta .............................................................................................. 121 Osnove mikroelektronike - Zbirka vaj z rešitvami 1 UVOD Te vaje so namenjene študentom, ki poslušajo predmet Osnove mikroelektronike. Kar precej knjig obravnava mikroelektroniko in le redke imajo na koncu poglavij naloge za utrjevanje snovi. Vaje sem razdelil v tri skupine. V prvi je poudarek na MOS tranzistorju. Logična vezja so obravnavana v drugem delu. Za študente najtežji del bo verjetno tretja skupina vaj, kjer je poudarek na analognih vezjih. Predvsem ta del in delno tudi drugi zahtevata ustrezno podlago s področja elektronike. Ker so vaje v prvi vrsti namenjene študentom, ki se šele srečujejo z integriranimi vezji, sem poskušal izbrati le relativno nezahtevne vaje. Skoraj vse imajo enako strukturo: na začetku je besedilo, nato analiza oziroma sinteza in na koncu rezultati simulacije. Tak koncept omogoča, da lahko študenti primerjajo rezultate, ki so jih izračunali, s tistimi iz simulacije. Na ta način smo (razen nekaj izjem) vsako vajo tudi preverili. Pri prikazanih simulacijah teh vaj sem uporabljal SPICE oziroma simulacijsko okolje ICAPS4, ki ga je izdelalo ameriško podjetje INTUSOFT. Izhodni izpisi, ki so praviloma zelo obsežni in bi po nepotrebnem zameglili preglednost posameznih vaj, sem včasih skrajšal in izpis tako skrčil na največ eno stran. Tudi h grafičnim prikazom rezultatov sem mnogokrat dodal dodatne oznake (npr. Vdd [V]), ki povečujejo preglednost in razumljivost. Študenti imajo zelo pogosto težave pri načrtovanju oziroma prepoznavanju geometrijskih struktur integriranih vezij. Zato sem povsod, kjer je bilo smiselno, dodal geometrijsko strukturo tranzistorja oziroma vezja. V prvi skupini vaj, kjer obravnavamo MOS tranzistor, so na koncu še dodatne vaje, ki so namenjene utrjevanju prepoznavanja in načrtovanja geometrijskih struktur. Kompleksnost struktur je odvisna tudi od izbrane tehnologije. Odločil sem se za zelo preprosto CMOS tehnologijo s polikristalnimi vrati in enim kovinskim nivojem. Pri izbiri označevanja mask sem bil omejen s tehnologijo tiska in risanja. Ker sem se moral odreči barvam, sem izbral preprost črno-beli sistem označevanja, ki se je izkazal kot popolnoma zadovoljiv. Na vajah dobi vsak študent svoj projekt, s katerim pokaže, da obvlada načrtovalski postopek. V Dodatku je prikazan zgled kompletnega poročila, ki ga napišejo študenti. Zgled prikazuje načrtovanje logičnega gradnika. 2 Osnove mikroelektronike - Zbirka vaj z rešitvami Osnove mikroelektronike - Zbirka vaj z rešitvami 3 A. MOS TRANZISTOR, UPOR IN KONDENZATOR 4 Osnove mikroelektronike - Zbirka vaj z rešitvami Osnove mikroelektronike - Zbirka vaj z rešitvami 5 VAJA A.1 MOS TRANZISTOR – DELOVNA TOČKA Za vsak tranzistor izračunaj delovno točko. Utn = 1V, k'n = 50µA/V2, Utp = -1V, k'p = 20µA/V2. M2 M1 M3 M4 a 7V a 10V a 6V 3V 2V b a 5V 3/2 4V 2/1 2,5V 3/2 4/1 b 3V b b 2V 3V 5V c c c c UCC=10V Rešitev: 10V M1 M1: Najprej določimo in označimo sponke G, D in S. G j 100 e b. K μA er je U(a) UG > U(=? b), je c sponka S in a je 6V D. Nato označimo smeri napetosti 1 i /2 n tokov ter izračunamo napetosti: U  V 4  V 2  V 2 GS 3V D M3 10V IDS 4/1 7V UGS S 2/1 UDS G M2 I=? 4V G 3/2 UDS 2V 5V D 3V UGS S 1/1 UDS4=? 1/1 IDS M4 U=? Ker je U  U , tranzistor prevaja. Sedaj moramo ugotoviti, ali se delovna točka nahaja v linearnem GS tn področju, ali pa v nasičenju. U  U  U  V 2  V 1  V 1 . UCC=10V DSsat GS tn 10V U  V 10  V 2  V 8 DS UGS1 S 100μA UG=? Ker je U  U , j 6V e delovna točka v področju nasičenja. DS DSsat M1  D ' 6 k W  2 50 10 2 2 n UGS3 Področje nasičenja opisuje enačba: I  U  U     D  GS tn  2  IDS1 1 50 A 2 L 2 1 M3 Delovna točka tranzistorja M1 je: U  V 2 , U  V 8 I  50 A  . GS DS D IDS3 I=? D M2: D je a, S je c in b = G. U  V 5 , 2  V 3   V 5 , 0 Ker je U  U , tranzistor ne prevaja. GS GS tn UDS4=? M2 M4 Delovna točka tranzistorja M2 je: U  V 5 , 0  , U  V 3 , I  0 . GS DS D S U=? UGS2 UGS4 IDS4 IDS2 M3: D je b, S je a in c = G. U  V 5  V 2  V 3 Ker je U  U , tranzistor prevaja. Sedaj GS GS tn moramo ugotoviti, ali se delovna točka nahaja v linearnem področju, ali pa v nasičenju. U  U  U  V 3  V 1  V 2 . U  V 3  V 2  V 1 DSsat GS tn DS Ker je U  U , je delovna točka v linearnem področju. DS DSsat 6 Osnove mikroelektronike - Zbirka vaj z rešitvami Linearno področje opisuje enačba: ' k W U       n I   U  U  2 6 50 10 4 DS  U        A D GS tn DS   1 3 1 1 300  L 2 1    2  Delovna točka tranzistorja M3 je: U  V 3 , U  V 1 , I  300 A  . GS DS D M4: D je c, G je b in S je a. D 10V IDS 7V UGS S 2/1 UDS G 4V G 3/2 UDS 2V 5V D 3V UGS S IDS U  V 5  V 7   V 2 , U  V 3  V 7   V 4 . Ker je U  U , tranzistor prevaja. GS DS GS tp U  U  U   V 2  V 1   V 1 . Ker je U  U , je delovna točka v področju nasičenja. DSsat GS tp DS DSsat ' k W    n I   U   U       D  GS tp 6 2 20 10 3 2 2 1 15 A 2 L 2 2 Nasvet: vsi izračunani tokovi in napetosti morajo imeti pri PMOS tranzistorju negativni predznak. Osnove mikroelektronike - Zbirka vaj z rešitvami 7 VA M2 M J 1 A A.2 MOS TRANZISTOR M3 – DELOV M4 NA TOČKA a 7V a 10V a 6V 3V 2V M2 M3 b M1 M4 a 5V 3/2 a 7V a 6V 3V O4z V načia sm 2 1 / 0 1 3/2 V eri tok2,ov 5V in napetosti t2er V izrač 4/ unaj 1 b delovno točko. U b tn = 1V, k'n = 50µA/V2, 3V b b a c U 2V 5V 3/2 4V 2/1 = 20µA 2, / 5 V2 3V 5V tp = -1V, k'p V . 3/2 c c c 4/1 b 3V b b 2V 3V 5V c c c c UCC=10V 10V M1 100μA UG=? UCC=10V 6V 1/2 10V M1 3V 100μA UG=? 6V M3 1/2 4/1 3V M2 I=? M3 4/1 1/1 UDS4=? 1/1 M2 I=? M4 U=? 1/1 UDS4=? 1/1 M4 U=? UCC=10V 10V Rešitev: UGS1 S 100μA UG=? 6V M1 UCC=10V D 10V UGS3 IDS1 UGS1 S 100μA M3 UG=? 6V M1 IDS3 I=? D UGS3 D IDS1 UDS4=? M2 M4M3 S U=? UGS2 UGS4 IDS3 I=? IDS4 IDS2 D UDS4=? M2 M4 S U=? UGS2 UGS4 IDS4 IDS2 I  A  45 U  U  V 3 , 2 GS 2 U  U  V 3 DS 4 GS 4 U   V 6 , 2 GS 3 UG  , 4 V 4 8 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA A.3 MOS TRANZISTOR – RISANJE KARAKTERISTIKE NMOS tranzistor ima dimenzije 20/5, k ' = 40A/V2, U = 1V. Nariši izhodno karakteristiko za n tn območje 0 < UDS < 10V. Parameter je UGS = 1, 2, 3, 4 V. Nariši tudi prenosno karakteristiko (UGS = 0, 1, 2, 3, 4 V in UDS = 1, 2, 3 V). Rešitev: Najprej izračunamo mejne točke, ki določajo mejo med področjem nasičenja in linearnim področjem: U  U  U DSat GS tn . ' k  W 2 Nato izračunamo tok v tej točki: n I  U  U . Izračunane vrednosti uredimo v tabeli. DS  GS tn  2 L UGS [V] UDS(sat) [V] Točka IDS [A] 0 - - 0 1 0 . 0 2 1 c 80 3 2 b 320 4 3 a 720 Izhodna karakteristika IDS=f(UDS,UGS) – UGS je parameter: Najprej narišemo točke, kjer se začne področje nasičenja (a, b, in c). Desno od teh točk potegnemo ravne črte, levo pa narišemo parabole. IDS[A] IDS[A] linearno področje področje nasičenja za za UGS=4V UGS=4V IDS[A] IDS[A] linearno področje področje nasičenja za 800 800 za UGS=4V UGS=4V UGS=4 UGS=4 a a 600 60 8 0 00 800 UGS=4 UGS=4 a a 400 b 40 6 0 00 b 600 UGS=3 UGS=3 200 20 4 0 00 b 400 b c c UGS=3 U U GS=3 GS=2 UGS=2 200 200 1 2 3 4 5 6 U 1c 2 3 4 5 6 c DS[V] UDS[V] UGS=2 UGS=2 1 2 3 4 5 6 U 1 2 3 4 5 6 DS[V] UDS[V] Prenosna karakteristika I I DS=f(UDS,UGS) – DS[uA] 3V U = UDS=3 DS je parameter: S D IDS[uA] V 3 linearno področje za U = U DS=3 S U D DS=2 Od pr 80 ag 0 ovne napetosti (U ) narišemo U GS = Ut a linearno področje za parabolo. Izberem 3V o UDS za parameter in U 600 = DS=2 S izračunamo pri 800 D kolikšnem UGS se začne a U V DS=1 linear   3 40 no 0področje U U U področje nasičenja za U GS . V tej = b DSat t 600 S točki nasičenja nadaljujemo s premico, D ki U U 200 DS=1 c prestavlja linearno področje. 400 področje nasičenja za b 200 1 2 3 4 5 6 U c GS[V] 1 2 3 4 5 6 UGS[V] Osnove mikroelektronike - Zbirka vaj z rešitvami 9 VAJA A.4 MOS TRANZISTOR – DELOVNA TOČKA Pri kolikšni UGS je napetost nasičenja 5V? Kolikšen tok takrat teče? Podatki: LEGENDA: NMOS tranzistor POLY Utn = 1,2 V KONTAKT k'n = 40 A/V2 DIFUZIJA Rešitev: D G S METAL Iz geometrijske strukture tranzistorja je razvidno, da je W/L = 1/1. Krmilna napetost U , pri kateri pride tranzistor v nasičenje: GS U  U  U  U  U  U  , 6 V 2 DSat GS t GS DSat t ' k W  2 Tok: n I  U  U   D  GS tn  500 A 2 L I   Računalniška simulacija: 500 A D Računalniška simulacija: Izberemo enaki dimenziji, npr. W = L = 1m in vnesemo1 parametra k' in Utn. Za ime MOS modela smo izbrali _NMOS. Podatke o delovni točki najdemo v računalniškem izpisu simulacije. 2 2 M1 2 VDS 2 W = 1u 5 L = 1u 1 1 KP = 40u VGS VTO = 1.2 6.2 1 Simulator uporablja rahlo spremenjena imena parametrov, npr. KP je k' in VTO je Utn. 10 Osnove mikroelektronike - Zbirka vaj z rešitvami Rezultat simulacije2: C:\UC_PROG\IV_SC1_VAJE_2_IZDAJA\SIMULACIJE\DEL_TOCKA.CIR SETUP1 *#SAVE V(1) @V1[I] @V1[P] V(2) @V2[I] @V2[P] @M1[ID] @M1[IG] *#SAVE @M1[ISS] @M1[IB] @M1[P] *#OP *#SHOW ALL : ALL .OPTIONS ACCT V1 1 0 DC=6.2 V2 2 0 DC=5 M1 2 1 0 0 _NMOS L=1U W=1U .MODEL _NMOS NMOS KP=40U VTO=1.2 .END Circuit: C:\UC_PROG\IV_SC1_VAJE_2_IZDAJA\SIMULACIJE\DEL_TOCKA.CIR SETUP1 Mos1: Level 1 MOSfet model with Meyer capacitance model device m1  referenčna oznaka tranzistorja model _nmos  me modela Podatki o dimenzijah l 1.00000U  dolžina kanala w 1.00000U  širina kanala ad 0  površina ponora as 0  površina izvora pd 0  obseg ponora ps 0  obseg izvora : temp 27.0000  temperatura : Podatki o delovni točki id 500.000U  tok skozi tranzistor : vgs 6.20000  napetost UGS vds 5.00000  napetost UDS vbs 0  napetost UBS vbd -5.00000  napetost UBD : : von 1.20000 vdsat 5.00000  napetost nasičenja : Parametri malosignalnega modela rs 0 gsource 0 rd 0 gdrain 0 gm 200.000U  strmina prenosne karakteristike g21 gds 0  dinamična izhodna prevodnost g22 gmb 0 : p 2.50000M  enosmerna moč : ***** SMALL SIGNAL BIAS SOLUTION - OP Node Voltage *** V( 2 ) 5.000000e+000 V( 1 ) 6.200000e+000 *** 2 Uporabljen je simulator SPICE ICAP/4 8.1.11, ki ga je izdelalo podjetje Intusoft. Ker simulator izpiše 65 podatkov za vsak tranzistor ,so prikazani samo najpomembnejši. Osnove mikroelektronike - Zbirka vaj z rešitvami 11 VAJA A.5 MOS TRANZISTOR – DELOVNA TOČKA Kolikšne dimenzije mora imeti tranzistor iz prejšne naloge, če želimo maksimalni tok 1,5 mA? _______________________ Rešitev: W W 2  I 3 1 D I   k   U  U    D 2 n  GS t 2 ' L L k  U  U n  GS t 2 ' 1 Če imamo 0,5-mikronsko tehnologijo, so dimenzije W/L = 1,5m/0,5m. I  50 , 1 mA Računalniška simulacija: D VAJA A.6 PREPOZNAVANJE GEOMETRIJSKIH STRUKTUR Določi tip in dimenzije tranzistorjev, če je x1 a. substrat je p in b. substrat je n. x1 x1 Vss b a c Vss b Vss a c b a c 28/6 15/7 5/32 Rešitev: Vss a 28/6 b Substrat je p: c 15/7 5/32 28/6 15/7 5/32 Vss a b c Vss a b c 28/6 Substrat je n: 15/7 5/32 Vss 28/6 a b 15/7 c 5/32 28/6 15/7 5/32 Vss a b Vss c a b c 12 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA A.7 RISANJE MOS TRANZISTORJA Nariši maske za NMOS tranzistorje z dimenzijami 4/1, 1/1 in 1/4. Geometrijska struktura naj bo orientirana v smeri vzhod – zahod. Substrat je p. Označi priključke in smer toka. Rešitev: IDS IDS IDS D D D S S S G G G W/L=4/1 W/L=1/1 W/L=1/4 VAJA A.8 PREPOZNAVANJE GEOMETRIJSKIH STRUKTUR Nariši ustrezno električno shemo. Določi dimenzije tranzistorjev in na shemi označi krmilne napetosti. Legenda: c d a b poly difuzija kovina e kontakt Legenda: c d a b p p o - l o y tok difuzija kovina Rešitev: kont a e kt a p-otok UGS2 UGS3 To so trije PMOS tranzistorji, ki tvorijo dvojno tokovno zrcalo. Vezje bo obravnavano kasneje. Ker je UGS1 priključek a običajno vezan na U to je na najvišji potencial, smo tranzistorje tako tudi ustrezno 1/1 DD 11/1 narisali. 5/1 a UGS2 UGS3 UGS1 b c d 1/1 11/1 5/1 b c d Osnove mikroelektronike - Zbirka vaj z rešitvami 13 VAJA A.9 PREPOZNAVANJE GEOMETRIJSKIH STRUKTUR Na sliki sta prikazani dve geometrijski strukturi. Nariši ekvivalentna vezja na nivoju tranzistorjev. Dodaj tudi približne dimenzije (razmerje W/L) tranzistorjev. Substrat je p. poly aktivno kovina kontakt med kontakt med področje kovino in površino Si polisilicijem in kovino a) b) VS S C A B E B VD D A C Rešitev: Vdd 4/36 C B 20/4 B C 20/4 A 17/5 E A Vss Struktura a je NMOS upor. Struktura b so NAND vrata napravljena v NMOS tehnologiji. 14 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA A.10 PREPOZNAVANJE GEOMETRIJSKIH STRUKTUR Nariši ekvivalentno električno vezje in izračunaj, kolikšen je lahko maksimalni tok skozi priključka c in b, če je Ucb = 10V, Uab = 4V. c b a Procesni podatki: Utn = 1V k'n = 40µA/V2. Rešitev: To je širok MOS tranzistor s prelomljeno strukturo oziroma dva enaka NMOS tranzistorja (M1 in M2), ki sta paralelno povezana. b M1 M2 W1/L1 W2/L2 a c W 35 Dimenzije enega tranzistorja so: 1  L 8 1 Ker imata enako dolžino kanala, ju lahko zamenjamo z enim tranzistorjem, ki ima dvojno širino kanala: W W  2 1  70 L L 8 1 Iz slike je razvidno, da velja: Ucb  UDS in Uab  UGS Maksimalni tok: k'  W  2 40 70 I n     4 1 2  57 , 1 d  UGS tn  A U   mA 2 L 2 V 2 8 Osnove mikroelektronike - Zbirka vaj z rešitvami 15 VAJA A.11 PREPOZNAVANJE GEOMETRIJSKIH STRUKTUR Nariši vezje na nivoju tranzistorjev. Substrat je n. Kakšna je vloga kontaktov K1 in K K12? Zakaj sta obkrožena s tankim pravokotnikom? Izberi en tranzistor ter označi in izmeri njegove dimenzije. K1 VDD K2 Mp2 B VSS Mp1 K1 VDD Rešitev: A K2 W VSS L Pod VDD linijo je niz p-kanalnih, pod VSS pa n-kanalnih MOS tranzistorjev. Vsak tranzistor ima dva kontakta za ponor in dva za izvor ter več kontaktov za vrata. Kontakt K1 povezuje n substrat z Mn2 VDD, K2 pa p-otok z VSS. Obkrožen K1 pomeni, da je kovina preko n+ povezana z n-substratom. Brez difuzije n+ bi dobili usmerniški kontakt. p+ pri K2 zmanjšuje omsko upornost kontakta. Na Mn1 spodnji sliki so prikazane dimenzije enega izmed n-kanalnih MOS tranzistorjev. Vsi tranzistorji imajo enako dimenzijo W/L=16/4. 16 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA A.12 MOS TRANZISTOR-DVOVHODNI PARAMETRI Izračunaj dinamično izhodno upornost tranzistorja NMOS v delovni točki. Podatki: D k’n = 35 µA/V2 U G GS= 5V Utn = 1V U S DS= 0,1V Rešitev: Iz geometrijske strukture tranzistorja odčitamo razmerje W/L=2. UDSat = UGS - Utn,= 5V - 1V = 4V Ker je U , se tranzistor nahaja v linearnem področju. DS < UDSat Karakteristiko lahko poenostavimo (zanemarimo kvadratni člen), ker je UDS majhen. W  U  W I  k  U  U  U    k  U  U  U D n  GS tn  2 ' DS ' DS n  GS tn DS  L 2 L   ' I  k W D n g     22  U U GS tn  U  L DS 1 1 r   DS ' g k W 22 n  U  U GS tn  L V delovni točki UGS = 5V, UDS= 0,1V je izhodna dinamična upornost:  1  V 1  52 , 3  k r DS  35 A 6   2 5  28010 A 1 V V 2 1 Računalniška simulacija:  1  1  66 , 3  k r DS g 273 S  22 Osnove mikroelektronike - Zbirka vaj z rešitvami 17 Računalniška simulacija: 2 2 M1 2 VDS 2 W = 2u 0.1 L = 1u 1 1 KP = 35u VGS VTO = 1 5 C:\UC_PROG\IV_SC1_VAJE_2_IZDAJA\SIMULACIJE\MOS_TRANZISTOR\DEL_TOCKA_2.CIR SETUP1 *#SAVE V(1) @VGS[I] @VGS[P] V(2) @VDS[I] @VDS[P] @M1[ID] @M1[IG] *#SAVE @M1[ISS] @M1[IB] @M1[P] *#OP *#SHOW ALL : ALL .OPTIONS ACCT VGS 1 0 DC=5 VDS 2 0 DC=0.1 M1 2 1 0 0 _NMOS L=1U W=2U .MODEL _NMOS NMOS KP=35U VTO=1 .END .END Circuit: C:\UC_PROG\IV_SC1_VAJE_2_IZDAJA\SIMULACIJE\MOS_TRANZISTOR\DEL_TOCKA_2.CIR SETUP1 Mos1: Level 1 MOSfet model with Meyer capacitance model device m1 model _nmos l 1.00000U w 2.00000U ad 0 : id 27.6500U : vgs 5.00000 vds 100.0000M vbs 0 : von 1.00000 vdsat 4.00000 : gm 7.00000U gds 273.000U  dinamična izhodna prevodnost g22 gmb 0 : 18 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA A.13 MOS TRANZISTOR - DVOVHODNI PARAMETRI Izračunaj strmino transkonduktančne prenosne karakteristike in izhodno dinamično upornost NMOS tranzistorja v delovni točki. k’n = 35 µA/V2 UGS = 5V, Ut = 1V UDS = 4,5V  = 1/50 1/V Rešitev: Iz strukture MOS tranzistorja je razvidno, da je W/L=20/12. Ker sta izpolnjeni enačbi UGS > Utn in UDS > UGS - Utn, leži delovna točka v področju nasičenja. Za to področje velja enačba: 1 ' W I   k    2  1  n U U U DS  GS tn   DS  2 L g21 - strmina prenosne karakteristike v delovni točki UGS = 5V: Ker je člen 1 + UDS približno enak 1, ga lahko zanemarimo. Strmina prenosne karakteristike je odvod IDS po UGS: I  ' W g DS   k   233 / 21 n  U U GS tn  A V U  L GS Strmina prenosne karakteristike je odvisna od dimenzij in od delovne točke g21= f(UGS). Sam izpelji izraz za odvisnost strmine od IDS. ' W (Rezultat : g  2 k I ) 21 n DS L Dinamična izhodna upornost : Dinamična upornost kanala je parcialni odvod UDS po IDS. Ker je IDS eksplicitno izražen, je enostavneje, če izračunamo prevodnost g22 in nato rezultat obrnemo. 1 I  1 W DS g     k '   U  U   I    S n  GS tn 2 9,33 22 r U  2 DS L DS DS r = 107k DS Osnove mikroelektronike - Zbirka vaj z rešitvami 19 VAJA A.14 DIFUZIJSKI UPOR - ANALIZA Kolikšna je vrednost narisanega difuzijskega upora? R = 200/. k za kontakte in vogalne SH R elemente je 0,5. Rešitev: 21 1 4 2 3 4 9 15 7 6 5 6 8 11 9 10 30 Upor razdelimo na 11 serijsko vezanih segmentov in izmerimo njihove dimenzije. Njihova skupna upornost je enaka vsoti upornosti posameznih zaporedno vezanih segmentov. Za vogalne segmente in kontakte je k =0,5, za pravokotni segment pa k =L/W: R R 11 11 11 i kR(i) R   R  k i R R k i i  R   SH SH  R   1 0,5 i 1 i 1 i 1 2 21/4 3 0,5 Za pravokotne elemente je KR = L/W. 4 9/4 5 0,5 6 15/4 R   200  , 23 25   4650 7 0,5 8 6/4 9 0,5 10 30/4 11 0,5  23,25 20 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA A.15 DIFUZIJSKI UPOR - PROJEKTIRANJE Plastna upornost n-otoka je RSH = 2K/. Nariši geometrijsko strukturo difuzijskega upora 20k, ki je a.) brez prelomov in b) ima dva preloma. k za kontakte in vogalne elemente je 0,5. R Rešitev: a.) R  1 R  R 2  3 R R 1  R 3  R  k  2  k  5 , 0  1  k SH R R 2  R  ( R 1 R ) 3  20  k  1 (  k 1  k )  18  k L R 2  R  k  R SH R SH W L R 2 18  k 9    W R 2  k 1 SH 9 1 3 9 2 1 3 1 2 R1 R2 R3 1 b) R  1 R  R 2  3 R  R 4  5 R  6 R  7 R Upornost R1 kontaktov in vogalnih elem R ent 2 ov: R'  R 1 R 3  R 5  R 7  4 R 3 2  k  5 , 0  4  k . Ostane še 16kR1 . Možnih j 3 e več rešitev. Izberemo R4 = 4k, R2 = R6 = 6k in izračunamo potrebne dimenzije. R2 R3 R1 3 R4 2 R2 R3 R6 R5 R4 2 1 R7 R6 R5 1 R7 Pomni! Če je zahtevana ozka toleranca upornosti vedno izberi strukturo, ki ne vsebuje prelomov oziroma sprememb širine. Osnove mikroelektronike - Zbirka vaj z rešitvami 21 VAJA A.16 PARAZITNA UPORNOST - ANALIZA Izračunaj upornost polisilicijeve povezave med kontaktoma A in B, če je plastna upornost RSH = 50/. Pri izračunu upornosti posameznih segmentov uporabi tabelo 2, ki se nahaja v dodatku. k za kontakte je 0,5. R A B Rešitev: 2 3 1 A 6 7 8 9 4 5 10 B i kR(i) Ri[] Strukturo najprej razdelimo na posamezne segmente. Skupna 1 0,5 25 upornost je seštevek upornosti 10 zaporedno vezanih 2 8/3 133,3 segmentov: 3 2,55 127,5 n 10 4 2,5 125 R   R   R i i 5 4/2 100 i 1 i 1 6 2,25 112,5 Upornost3 i-tega segmenta je definirana z: 7 2,25 112,5 8 2/8 12,5 R =k (i) R . i R SH 9 1,8 90 Zaradi večje preglednosti delne rezultate vpisujemo v tabelo. 10 0,5 25 Nato seštejemo upornosti posameznih segmentov.  863,3 Upornost med točkama A in B je 863,3. 3 Glej Dodatek - slika 3 in 4 ter tabela 2. 22 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA A.17 NELINEARNI MOS UPOR - PROJEKTIRANJE Projektiraj nelinearni MOS upor, ki bo imel pri 2V statično upornost 10k. k ' = 40A/V2, U = 1V. Nariši tudi geometrijsko strukturo. n tn Rešitev: U V 2 I DS    , 0 2 mA DS R 10 k ' k W k W n I  U  U   U  U  U DS  GS tn  1  ' 2 n DS  GS tn 2 2 L 2 L I 200 10 6  10 W / L  DS   '  kn  U  U GS tn   2 40 10 6 1 (2  ) 1 2 2 2 W A IDS A U W/L DS L B B a b Osnove mikroelektronike - Zbirka vaj z rešitvami 23 VAJA A.18 NELINEARNI MOS UPOR – OGLIŠČNA ANALIZA Projektiraj nelinearni MOS upor z majhno površino, na katerem bo pri 10 A padec napetosti U= 8V. Določi tudi toleranco statične upornosti v tej točki (najbolj neugoden primer). k ' = 40A/V2  10%, U = 1V  0,1V, n = 0,04 1/V,  = 0,4V½, T = -30C …+70C, n tn n 1m tehnologija Rešitev: a) Projektiranje Ker je zahtevan padec napetosti U >> U , bomo upor modelirali s serijsko vezavo več tranzistorjev z tu majhnimi dimenzijami in tako zmanjšali potrebno površino. Pri serijski vezavi tranzistorjev se pojavi body pojav, ki ga bomo pri projektiranju zanemarili. Najprej izračunamo padec napetosti U1 na enem NMOS tranzistorju z minimalno površino ( W/L=1/1): ' k W k W n I  U  U   U  U  U DS  GS tn  1  ' 2 n DS  GS tn 2 2 L 2 L I 10 U 1  U DS   U  1  V 7 , 1 GS ' tn k W 40 n 2 L 2 Izberemo U1=2V, kar pomeni, da bo zahtevani upor sestavljen iz štirih serijsko vezanih tranzistorjev. Da bo na vsakem tranzistorju padec 2V, mora vsak imeti dimenzije: I 10 10 6  10 1 m  W / L DS     k '   2 40 10 6 2 20 2 n  U  U 2 1 GS tn    m MO 2 S upor 8K 2 9.50V U M4 W = 1u L = 2u 6.77V 7 M3 W = 1u L = 2u 4.25V 6 M2 W = 1u L = 2u 1.96V 5 9 M1 I1 W = 1u 10uA L = 2u 24 Osnove mikroelektronike - Zbirka vaj z rešitvami b) Preverjanje pravilnosti projektiranja Pravilnost projektiranja preverimo s simulacijo: U = 9,50V. Ker imamo veliko odstopanje od zahtev, bomo v nadaljevanju ustrezno spremenili dimenzije tranzistorjev. c) Sprememba parametrov Zaradi body pojava se je povečala pragovna napetost vseh tranzistorjev, razen spodnjega (M1). Ker je na uporu za 1,5V prevelik padec napetosti, je potrebno spremeniti dimenzije enega ali več tranzistorjev. Z analizo občutljivosti ugotovimo, katere parametre je smiselno spreminjati. Analiza občutljivosti: vsak parameter povečamo za 1m in zabeležimo spremembo napetosti U oziroma izračunamo občutljivosti (4. in 5. kolona) Tabela 1 Občutljivost napetosti U na dimenzije tranzistorjev PARAMETER VREDNOST NOVA VREDNOST SPREMEMBA SPREMEMBA[%] PARAMETRA U U U [m] [V] [V/m] [%/m] m1:w 1 9.1336 -0.367 -3.86 m1:l 2 9.7775 0.276 2.91 m2:w 1 9.1767 -0.324 -3.41 m2:l 2 9.7464 0.245 2.58 m3:w 1 9.2049 -0.295 -3.11 m3:l 2 9.7256 0.224 2.36 m4:w 1 9.2260 -0.274 -2.89 m4:l 2 9.7098 0.209 2.20 Če poznamo občutljivosti, lahko izračunamo približno spremembo napetosti U, če se določeni parametri (W ali L) spremenijo. Glede na predznake občutljivosti lahko povečamo W ali pa skrajšamo L. Izberemo takšne vrednosti parametrov, da bo vsota sprememb napetosti približno 1,5V. M1 bomo povečali W za 2m in vsem zmanjšali dolžino za 1m. Pravilnost dimenzioniranja lahko hitro preverimo s poenostavljenim izračunom spremembe napetosti U: 4 U    V V V V U S  x       m     m     m     m  xi i  0, 367 0, 276 0, 245 0, 224 ( 2 ) ( 1 ) ( 1 ) ( 1 )   m  m  m  m i 1 0, 209 V  ( 1   m)  1  ,68 V  m Nova napetost bo U = 9,50V-1,68V=7,82V. d) Preverjanje pravilnosti projektiranja Pravilnost projektiranja preverimo še s simulacijo, ki kaže U = 7,85V. Poskusimo spreminiti še kakšno dimenzijo. Če zamanjšamo W1 iz 3 na 2m, dobimo U= 7,97V. V tej točki je statična upornost: U 7,97 V R    79,7 k S I 100 A Osnove mikroelektronike - Zbirka vaj z rešitvami 25 MOS upor 8K 7.97V U M4 W = 1u L = 1u 5.61V M3 W = 1u L = 1u 3.43V M2 W = 1u L = 1u 1.49V M1 I1 W = 2u 10uA L = 1u e) Analiza toleranc Za določitev območja znotraj katerega bo ležala Rs, bomo uporabili ogliščno analizo, ki uporablja vse možne kombinacije ekstremnih vrednosti parametrov. V našem primeru so to: k’, Utn in temperatura. Najbolj enostavno to analizo izvedemo tako, da za vsako oglišče nastavimo določene vrednosti parametrov in nato izvedemo simulacijo. Lahko pa napišemo tudi ustrezen script. Rezultati 9 analiz so v spodnji tabeli. Tabela 2 Oglišče K' [A/V2] Utn [V] Temp. [C] Rs [k] Opomba 0 40 1,0 27 79,9 Nominalna vrednost 1 36 0,9 -30 75,7 Min, min, min 2 36 0,9 70 77,2 Min, min, max 3 36 1,1 -30 84,8 Min, max, min 4 36 1,1 70 86,3 Min, max, max 5 44 0,9 -30 73,2 Max, min, min 6 44 0,9 70 74,0 max min, max 7 44 1,1 -30 82,3 max, max, min 8 44 1,1 70 83,1 max, max, max Pri proizvodnji vezja se bo najbolj pogosto pojavljala nominalna vrednost Rs = 79,9k. Ekstremne vrednosti, znotraj katerih se bo nahajala Rs, so: Rs = 73,2k … 86,3k. 26 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA A.19 LINEARNI MOS UPOR - PROJEKTIRANJE Projektiraj linearni MOS upor, ki je sestavljen samo iz NMOS tranzistorja in ima obe sponki plavajoči. Njegova upornost naj bo 10k ± 10%. Potencial sponk A in B bo približno 0V, napetost na uporu pa ne bo večja od 0,2V. UDD = 5V, USS = -5V, k ' = 40A/V2, U = 1V, n tn γn = 0,4V1/2. Rešitev: Vrata priključimo na UDD. UDD A B A B USS UGS = 5V, UAB < 0,2V UDSat = UGS - Utn,= 5V - 1V = 4V Ker je UAB << UDSat , bo tranzistor zagotovo deloval v linearnem področju, kjer je njegova izhodna upornost definirana z enačbo: 1 R  DS , W k U  U n  GS t  L Ker je UBS ≠ 0V, se poveča pragovna napetost: U   U  U  , 0 4 5 1  V 9 , 1 t SB t 0 W 1 1 4     , L k R U U n DS   GS t  40 106 10 103  5   8 , 0 9 , 1 5 Preverimo, če lahko dimenzije zaokrožimo na 5/5 oziroma 1/1: 1 1 R    8,0 k DS W  1 , k U  U     n  GS t  6 40 10 5 1,9 L 1 Ker je sedaj vrednost upora izven dopustnega območja 10k ± 10%, ne smemo zaokrožiti dimenzij. Osnove mikroelektronike - Zbirka vaj z rešitvami 27 Računalniška simulacija: vdd M1 IVTN W = 4u L = 5u vdd vss KP = 40u 8 8 VTO = 1 vss VTN LAMBDA = 0.04 Vdd Vss 5 -5 B V1 R2 Vin 0 100G 0.2 C:\UC_PROG\IV_SC1_vaje_2_izdaja\Simulacije\Lin_MOS_upor\Lin_MOS_R.cir *#save V(B) V(A) @Vin[i] @Vin[p] V(vdd) @Vdd[i] @Vdd[p] V(vss) *#save @Vss[i] @Vss[p] @VTN[i] @VTN[p] @V1[i] @V1[p] @R2[i] @R2[p] *#save V(8) @M1[id] @M1[ig] @M1[iss] @M1[ib] @M1[p] *#view dc ivtn -500u 500u *#alias ivtn @vtn[i] .DC vin -0.5 0.5 0.01 .PRINT DC IVTN Vin B A DC=0.2 Vdd vdd 0 DC=5 Vss vss 0 DC=-5 M1 8 vdd A vss _NMOS L=5u W=4u .MODEL _NMOS NMOS GAMMA=0.4 KP=40u LAMBDA=0.04 VTO=1 VTN B 8 V1 A 0 DC=0 R2 B 0 100G .END Karakteristika upora: 1 ivtn 80.0u Delta x = 800m volts, Delta y = 87.9u amperes 1 40.0u serep1tmola 0 P ni nvti -40.0u -80.0u -400m -200m 0 200m 400m vin in volts   U 800 R  mV  1, 9  k DS  I 9 , 87 A  28 Osnove mikroelektronike - Zbirka vaj z rešitvami DODATNE NALOGE Če ni drugače navedeno, veljajo naslednji podatki (0,8m tehnologija): Utn = 0,7V k'n = 110A/V2 n = 0,04 1/V n = 0,4V½ Utp = -0,7V k'p = 50A/V2 p = 0,05 1/V p = 0,57V½ UDD = 5V USS = 0V A.20 Nariši električno vezje, ki ustreza narisani geometrijski strukturi. Na električnem vezju identificiraj vse elemente topološke strukture. Pri risanju uporabi referenčne oznake (a,b,c,..), ki se nahajajo na sliki. Uporabljena je tehnologija s p otoki. A a e f i b h g d c A Slika 1: Struktura nekega hipotetičnega integriranega vezja A.21 Nariši presek vezja, ki je na slik 1. Linija preseka je označena z AA. A.22 Nariši električno vezje, ki ustreza narisani geometrijski strukturi (glej sliko 2). e a d b h c f Slika 2 A.23 Izračunaj maksimalni tok IDS tranzistorja na sliki 1. Predpostavi, da je na vrata priključena UDD. A.24 Nariši električno vezje (glej sliko 3), ki ustreza narisani topološki strukturi. Na električnem vezju identificiraj vse elemente iz topološke strukture. Pri tem uporabi referenčne oznake (a,b,c,..), ki se nahajajo na sliki. Uporabljena je tehnologija s p otoki. Osnove mikroelektronike - Zbirka vaj z rešitvami 29 e j a c b f g i h Slika 3: Del strukture nekega integriranega vezja A.25 Nariši vse maske, ki so potrebne za realizacijo n-kanalnega MOS tranzistorja (L = 5m in W = 15m). Na voljo je tehnologija s p otoki. Pomagaj si s karirastim papirjem. Najmanjša razdalja je en kvadratek. A.26 Nariši električno vezje (glej sliko 4), ki ustreza narisani topološki strukturi. Uporabljena je tehnologija s p otoki. n e d c l j k g f m i b h a Slika 4 A.27 Nariši topološko strukturo za narisano vezje. Pomagaj si s karirastim papirjem. Točke X1, X2 in X3 morajo biti na nivoju polikristalnega silicija. Na razpolago je tehnologija s p otoki. 30 Osnove mikroelektronike - Zbirka vaj z rešitvami X2 X1 M1 5/7 2/4 M2 X3 Slika 5 A.28 Kolikšna je dinamična in statična izhodna upornost p-kanalnega MOS tranzistorja na sliki 4, če deluje v področju nasičenja in je UGS = -3V ter UDS = -5V. A.29 Kolikšna je strmina prenosne karakteristike in dinamična izhodna upornost p-kanalnega tranzistorja, ki je narisan na sliki 4. Napetosti, merjene proti masi, so naslednje: Uc = 10V, Ud = 6V, Un = 8V. A.30 Potrebujemo n-kanalni tranzistor, ki bo imel v delovni točki (IDS = 0,1mA, UGS = 2V, UDS = 4V) strmino prenosne karakteristike najmanj 200A/V. Kolikšne naj bodo njegove dimenzije, če bo tranzistor izdelan v 0,8m tehnologiji? A.31 Predpostavimo, da ima levi tranzistor na sliki 3 vgrajen kanal. Kolikšen je maksimalni tok IDS, če je UGS = 0? (Podatki: Utn = 1V, k' = 30A/V2). A.32 Nariši geometrijsko strukturo difuzijskega upora 25kΩ, ki ima en prelom. Upornost kontaktov zanemari. RSH = 2K/. A.33 Dimenzioniraj difuzijski upor z upornostjo 30k. Na voljo imaš področje 75m x 60m. Minimalna širina upora je 5m. Upornost kontaktov zanemari. RSH = 2k/. A.34 Izračunaj upornost med kontaktoma A in B. Plastna upornost n otoka je RSH = 1k/. B A A.35 Na razpolago je CMOS tehnologija z n otoki. Nariši pripadajoče maske za upor iz prejšnje naloge. A.36 Dimenzioniraj nelinearni nMOS upor, pri katerem bo pri toku 20A padec napetosti 4V. Osnove mikroelektronike - Zbirka vaj z rešitvami 31 B. LOGIČNA VEZJA 32 Osnove mikroelektronike - Zbirka vaj z rešitvami Osnove mikroelektronike - Zbirka vaj z rešitvami 33 VAJA B.1 ANALIZA NMOS INVERTORJA Ugotovi, kaj predstavlja narisana geometrijska struktura. Nato nariši poenostavljeno prenosno karakteristiko, ki je sestavljena iz treh linearnih segmentov. Izračunaj preklopno napetost in preklopno področje. Body pojav pri izračunu zanemari. Kolikšna je napetost logične enice in ničle? Kolikšen je maksimalni tok, ki teče skozi tranzistorja? Kolikšna je disipacija? Izračune preveri s simulatorjem. VDD Podatki: VDD = 5V VSS = 0V kn = 40 A/V2 Utn = 1V γ C = 0,6V1/2 A VS S Rešitev: VDD Narisano vezje je NMOS invertor. Wb/Lb=5/20 Wa/La=20/5 Uizh Uvh a) Prenosna karakteristika V SS Uizh (1) (2) (3) Uvh Poenostavljeno prenosno karakteristiko bomo sestavili iz treh linearnih segmentov. 34 Osnove mikroelektronike - Zbirka vaj z rešitvami 1. odsek: Zaradi pragovne napetosti zgornjega tranzistorja bo Uizh znižana za 1V. Dokler ne bo začel prevajati spodnji tranzistor, bo Uizh = 4V. Napetost logične enice bo 4V. 2. odsek: Naklon drugega segmenta, na katerem bo ležala preklopna napetost, je približno enak ojačenju: Wa 20 L 20 a 5 A        4  u W 5 b 5 L 20 b Uizh[V] 5 a (1) b 4 (2) Uizh= -4Uv - h +8 e Uizh = Uvh -1 0.8 c d (3) 1 1,6 1,8 5 Uvh [V] Določimo enačbo premice ( y = kx+ n) , ki predstavlja odsek (2): U  A  U  n izh u vh U  4 U  n izh vh n  U  4 U  4  4  8 izh vh U  4  U  V 8 enačba premice oziroma drugega odseka izh vh ; 3. odsek: 2. odsek se konča, ko preide delovna točka spodnjega tranzistorja iz področja nasičenja v linearno področje. Mejna točka področja nasičenja je definirana z izrazom: U  U  U oziroma U  U  U DS ( sat ) GS tn izh vh tn Na presečišču te enačbe in enačbe za 2. odsek se nahaja točka, ki zadosti obema enačbama. Potrebno je rešiti preprost sistem z dvema linearnima enačbama in dvema neznankama: U  U 1 izh vh Osnove mikroelektronike - Zbirka vaj z rešitvami 35 U  4   U  V 8 izh vh Rešitev te enačbe je Uvh=1,8V in Uizh=0,8V. b. Preklopna napetost in preklopno področje Izračunamo točko na drugem odseku, kjer je vhodna napetost enaka izhodni. V predhodni enačbi postavimo, da je Uizh=Uvh: U  4  U  8 vh vh Preklopna napetost je : U  U  V 6 , 1 ; Računalniška simulacija: U  U  1 V 5 . vh T vh T Preklopno področje se po dogovoru nahaja znotraj področja, ki je definirano z naklonom Au=dUizh/dUvh = -1. Iz narisane prenosne karakteristike se vidi, da je preklopno območje interval: 1,0V < Uvh < 1,8V. c. Logični nivoji Uizh Uvh 5V 5V 1 1 4V 1,8V 1,6V 0,8V 1,0V 0 0V 0 0V d. Maksimalni tok in disipacija Za približni izračun lahko predpostavimo, da je minimalna izhodna napetost približno nič. Ker leži delovna točka zgornjega tranzistorja vedno v področju nasičenja, teče skozi njega tok: k '  W 40 10 6  2 5 I n    5 1 2  80 DS max  U U GSn tn    A 2 L 2 20 P  I  U  80 A   V 5  400 W  max DS max DD Ko je na izhodu logična ničla, teče v invertor 80µA in disipacija na njem znaša 400µW. 36 Osnove mikroelektronike - Zbirka vaj z rešitvami Računalniška simulacija: 2 M 1 D 5 U1=5V 20 G S 3 D M 2 4 G 20 5 out V S in V 0 * NMOS Invertor 1 .OP .DC VIN 0 5 0.05 .PRINT DC V(3) I(VCC) .MODEL MN NMOS LEVEL=1 VTO=1 KP=40E-6 GAMMA=0.6 M2 3 4 0 0 MN W=20U L=5U M1 2 2 3 0 MN W=5U L=20U VDD 2 0 5 VIN 4 0 DC .END Prenosno karakteristiko dobimo z DC analizo. Za ilustracijo smo v grafičnem prikazovalniku dodali premico Uizh=Uvh. Iz grafa se vidi, da je preklopna napetost pri 1,5V. Zaradi body pojava, ki je povečal pragovno napetost zgornjega tranzistorja, začne prvi segment pri napetosti 3,28V. Največje odstopanje je pri minimalni izhodni napetosti. Izračunali smo 0,8V, simulacija pa 0,116V. Preklopno področje je interval 1,8 V > Uvh > 1 V. Osnove mikroelektronike - Zbirka vaj z rešitvami 37 1 V (3) 2 uizh 2 4.50 Uizh=Uvh 3.50 stlov ni h 2.50 zi u,)3(V 1.50 500m 1 1 V(3) 500m 2 uizh 1.50 2.50 3.50 4.50 Uvh[V ] Uizh = 3,28V 4.00 4.00 2 3.00 3.00 nwo Uizh=Uvh- 1 ] n 1 k V t n [ o h l u 2.00 2.00 z P i ni U hziu Uvh = 1.75V , Uizh = 0,76V 1.00 1.00 1 0 0 500m 1.50 2.50 3.50 4.50 Uvh[V]  Uizh , 3 28  76 , 0 A      36 , 3 u  Uvh 75 , 1 1 38 Osnove mikroelektronike - Zbirka vaj z rešitvami 1 v(3) 2 w2 4.00 90.0u I = 73uA 2 3.00 70.0u ] 1 V ] t [ o h A l 2.00 [ z 50.0u i I P U Uvh= 1,80V, I= 49uA 1.00 30.0u 1 0 10.0u 500m 1.50 2.50 3.50 4.50 Uvh[V] Na začetku tretjega segmenta (Uvh = 1,8V) je tok 49μA, ki pri Uvh = 5V naraste na 73 μA. Disipacija je 365 μW. Osnove mikroelektronike - Zbirka vaj z rešitvami 39 VAJA B.2 PROJEKTIRANJE NMOS INVERTORJA Projektiraj MOS invertor, ki bo imel preklopno napetost UT  1,5V in maksimalni tok iz napajalnega vira naj ne bo večji od 100μA. Tehnologija je 0,8m. Pri izračunu predpostavi, da je U  0 . izh min Podatki: UDD = 5V Utn = 0,7V kn = 110 A/V2 Rešitev: Najprej dimenzioniramo zgornji tranzistor: največji tok bo tekel, ko bo na izhodu najnižja napetost. Pri izračunu bomo predpostavili, da je U  0 oziroma , da je na zgornjem tranzistorju takrat izh min napetost UDD. 1. zahteva: I  100 A  DS max W I 100 10 6  , 1 2 m  b DS    098 , 0  1 , 0  L k '    2 110 10 6 2 12 b n  U  U 5  7 , 0 GSn tn    m 2 2 2. zahteva: UT  1,5V Uizh[V] Skiciramo prenosno karakteristiko in izračunamo Au: 5  a (1) U 5 , 1  3 , 4 b Au  izh    5 , 3  4,3 - U 5 , 1  7 , 0 (2) vh Au    → 2   A  R u   5 , 3 2  3 , 12 R e 1.5 W / L a a   → d R c (3) W / L b b W / L   W / L  3 , 12  1 , 0  , 1 23 0,7 1,5 5 Uvh [V] a a R b b Ker je pri 0,8m tehnologiji  = 0,4m, mora biti števec celoštevilčni mnogokratnik : W x  , 0 4 W , 1 2 m  a  m , 1 23   x  5 , 2  x  3 a  L 8 , 0 m  L 8 , 0 m  a a Razmerje smo zaokrožili navzgor, ker se je s tem povečal A in zmanjšala UT. Računalniška simulacija: Obe zahtevi sta izpolnjeni, saj je UT = 1,4 V, Imax = 95A. 40 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA B.3 PROJEKTIRANJE VEČVHODNIH VRAT Projektiraj dvovhodno NALI logično vezje, ki bo imelo preklopno napetost manjšo od 1,4V. Največji tok naj bo največ 50A. Drugi podatki: kn = 40A/V2, kp = 20A/V2, Utn= 1V, Utp = -1V in UDD = 5V. Udd UGSp Wp/ Lp Ip Uizh x1 x2 Wn/Ln Wn/Ln Rešitev: 1. zahteva: - I  50 A  p Največji tok bo tekel, ko bosta prevajala oba spodnja tranzistorja. Takrat bo tudi izhodna napetost najnižja. Za približno računanje lahko predpostavimo, da bo Uizh ≈ 0V oziroma UGSp = -5V. Ker bremenski tranzistor deluje v področju nasičenja, lahko hitro izračunamo njegove dimenzije. PMOS karakteristiko opisuje enačba: ' k  W p p I    U  U p  GSp 2 2 tp Lp Iz te enačbe izračunamo potrebne dimenzije: W  I p p 50 10 6  5 1     ' L k  p p    U  U GSp tp  20 10 6 2 5  2 16 3 1 2 2 2. zahteva: U  ,1 V 4 T Preklopna napetost narisanih vrat je odvisna od števila tranzistorjev, ki istočasno preklopijo. Najnižja preklopna napetost se pojavi, ko preklopita hkrati oba spodnja tranzistorja, najvišja pa, ko preklopi samo eden. Ker je predpisana maksimalna vrednost preklopne napetosti, je najbolj neugoden primer, ko preklopi samo eden izmed spodnjih tranzistorjev. Zato vezje dimenzioniramo enako kot invertor. Osnove mikroelektronike - Zbirka vaj z rešitvami 41 Najprej konstruiramo prenosno karakteristiko nato pa iz podatkov na karakteristiki izračunamo Au. Uizh 5V 4V 1,4V 1V 1,4V Uvh  Uizh 4  , 1 4 Au     5 , 6  Uvh 1  , 1 4 '  k ' k p  2 2 20 10 6 n Au    →   A  R u  5, 6   21 ' R  k ' k 40 10 6 p n W / L n n   → W / L   W / L  211/ 3  7 /1 R W / L n n R p p p p Računalniška simulacija ..\Simulacije\NMOS_dimenzioniranje_1\NALI_1.cir DC .DC Vvh1 0 5 0.01 .PRINT DC Uizh * prevaja samo M1 M1 1 3 0 0 MN L=1u W=7u M2 1 0 0 0 MN L=1u W=7u M3 1 1 2 2 MP L=3u W=1u V1 2 0 DC=5 Vvh1 3 0 .MODEL MN NMOS Level=1 GAMMA=0.4 KP=40U LAMBDA=0.04 VTO=1 .MODEL MP PMOS Level=1 GAMMA=0.6 KP=20U LAMBDA=0.04 VTO=-1 .END 42 1 uizh 2 u 4 i Osnove mikroelektronike - Zbirka vaj z rešitvami 2 4.50 90.0u 3.50 70.0u 4 ] 1 V ] t [ A o h l 2.50 [ z 50.0u P i I u I = 62uA UT= 1,41 V 1.50 30.0u 500m 10.0u 1 500m 1.50 2.50 3.50 4.50 Uvh [V] 1 uizh 2 uizh#a 3 u 3 4.50 3.50 ] 1 V t [ ol 2.50 zhi P U UT = 1,41 V prevaja samo eden 1.50 500m 1 2 500m 1.50 2.50 3.50 4.50 UT = 1,30 V prevajata oba Uvh[V] Preklopna napetost je 1,30V oziroma 1,41V, maksimalni tok pa je 62A. Če želimo zmanjšati tok na 50A, moramo povečati dolžino vrat PMOS tranzistorja in ponoviti dimenzioniranje NMOS tranzistorjev. Načrtovalec se mora odločiti za kompromis, saj zahteva po zmanjšanju toka povzroči povečanje površine. Osnove mikroelektronike - Zbirka vaj z rešitvami 43 VAJA B.4 SINTEZA NMOS LOGIČNEGA VEZJA Napravi sintezo logičnega vezja, ki je sestavljeno iz samih NMOS tranzistorjev in opravlja naslednjo logično funkcijo: Q = (x1x2+x1x4+/x3). Preklopna napetost vezja na bo UT  1,5V in maksimalni tok iz napajalnega vira za vsak NMOS upor naj ne bo večji od 100μA. Ostali podatki so enaki kot pri vaji B.2. Določi tudi konkretne dimenzije tranzistorjev. Rešitev: Ker je izhod iz NMOS vezja vedno invertirana funkcija, najprej realiziramo /(x1x2+x1x4+/x3) in nato dodamo invertor. UDD UDD M9 M10 x1 Q M1 x1 M3 /x3 x4 M2 x2 M4 M5 M6 UDD UDD M8 x3 M7 Konkretne dimenzije tranzistorjev določimo enako, kakor da bi projektirali invertor (glej vajo B.2.). M5, M6, M7: 1,2m/0,8m, M8, M9, M10: 1,2m/12m. Ker se zaporedno vezanim tranzistorjem sešteje L, je potrebno ustrezno spremeniti razmerje teh tranzistorjev: M1, M2, M3, M4: 2,4m/0,8m. 44 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA B.5 SINTEZA NMOS LOGIČNEGA VEZJA Realiziraj logično funkcijo Q = /(( A + B + C )·D + (C·/E)) z NMOS tranzistorji. Rešitev: VDD Q D E C B A E Osnove mikroelektronike - Zbirka vaj z rešitvami 45 VAJA B.6 CMOS STIKALO Izračunaj upornost RON in ROFF krmiljenega CMOS stikala. Kako vpliva višina potenciala stikala na karakteristiko stikala? Podatki: "1" : 5V, "0" : 0V VDD = 5V, VSS = 0V kn = 120 A/V2, kp = 40 A/V2 Utn = 0,5V, Utp = -0,5V n = p = 0,5 V1/2 2F = 0,6V Rešitev: Vdd Mn 10/1 RON_N I IR V B R A R A B A B RON_P VA V M R 30/1 p Vss a b c Slika 1: Idealno stikalo (a), vklopljeno CMOS stikalo (b) in poenostavljen model vklopljenega CMOS stikala V splošnem sta R . Ker je najbolj kritična R ON in ROFF nelinearni upornosti odvisni od IR in VA ON, se bomo osredotočili predvsem na upornost vklopljenega stikala. Ker je težko izraziti odvisnost RON = f(V ), bomo izračunali upornost le v točki, ko je potencial V A, IR) oziroma RON = f(VA, VR A na polovici napajalne napetosti (VA = 2,5V). Napetost na stikalu naj bo VR = 0,5V. Ker je v tej točki napetost USB za NMOS 2,5V in 2V za PMOS, nastopi dvig pragovne napetosti (body pojav) 4: U  U   2   2  5 , 0  5 , 0 6 , 0  5 , 2  6 , 0  0 , 1  tn t 0  U F SB F    V in U V 0 , 1  tp Upornost vsakega tranzistorja je: R  1  1   ON _ N Wn k U U n   556 6 ,  GSn tn  10 120 10  5, 2  0 , 1  Ln 1 4 Ker gre za majhno pragovno napetost in relativno majhno USB, smo uporabili natančnejšo formulo za izračun pragovne napetosti. 46 Osnove mikroelektronike - Zbirka vaj z rešitvami R  1  1   ON _ P Wp k U U p   417 6 ,   GSn tp  30  40 10 3 1 L 1 p Ker sta upornosti vezani paralelno in približno linearni, je skupna upornost RON: R  R R   238 ON ON _ P ON _ N Računalniška simulacija: Med sponkama A in B priključimo spreminjajočo enosmerno napetost VR, na sponko A pa enosmerni potencial VA, ki se lahko nahaja le znotraj intervala, ki ga določata napajalni napetosti. Na sponko B priključimo visoko upornost R2 in se tako izognemo simulacijskim problemom. M1 vdd W = 10U L = 1U vdd vss Vdd Vtok_IR 5 A 4 B VA VR R2 2.5 0.5 10G vss IVtok_IR vdd Vss 0 W = 30U L = 1U vss M2 C:\UC_PROG\IV_SC1_vaje_2_izdaja\Simulacije\TG_celica\tg_0_3um.cir op *#save V(4) V(A) @VR[i] @VR[p] V(vdd) @Vdd[i] @Vdd[p] V(vss) *#save @Vss[i] @Vss[p] @VA[i] @VA[p] @Vtok_IR[i] @Vtok_IR[p] V(B) @R2[i] *#save @R2[p] @M1[id] @M1[ig] @M1[iss] @M1[ib] @M1[p] @M2[id] @M2[ig] *#save @M2[iss] @M2[ib] @M2[p] *#view tran ivtok_ir *#alias ivtok_ir @vtok_ir[i] *#op *#show all : all .DC VR -0.5 0.5 0.01 .PRINT DC IVtok_IR VR 4 B DC=0.5 Vdd vdd 0 DC=5 Vss vss 0 DC=0 R2 B 0 10G M1 B vdd A vss _NMOS L=1U W=10U .MODEL _NMOS NMOS GAMMA=0.5 KP=120U VTO=0.5 PHI=0.6 Vtok_IR 4 A VA A 0 DC=2.5 M2 A vss B vdd _PMOS L=1U W=30U .MODEL _PMOS PMOS GAMMA=0.5 KP=40U VTO=-0.5 PHI=0.6 .END Osnove mikroelektronike - Zbirka vaj z rešitvami 47 1 ivtok 2 ivtok#1 3 ivtok#2 3 2 VA = 5V 2.00m RON = 182 OHM Delta x = 800mV, Delta y = 2.95mA 1 1.00m ] 1t A[ ol 0 R P I VA = 2,5V VA = 0V RON =271 OHM -1.00m -2.00m -400m -200m 0 200m 400m VR[V] Slika 2: Karakteristika vklopljenega stikala. Parameter je potencial VA. RON: Iz naklona funkcij (glej sliko 2) vidimo, da je RON približno konstantna. Njena vrednost, ki je odvisna od VA, se nahaja znotraj intervala 182 … 271. 48 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA B.7 ANALIZA CMOS INVERTORJA Izračunaj preklopno napetost, ki jo ima narisana CMOS struktura. Tehnologija je CMOS z n substratom. Drugi podatki: k’n = 40A/V2, k’p = 20A/V2, Utn = 1V, Utp = -1V, VSS = 0V in VDD = 5V. Skiciraj prenosno karakteristiko. n VDD b a l VSS Rešitev: Iz geometrijske strukture razberemo, da sta p in n-kanalni MOS tranzistor povezana tako, da tvorita CMOS invertor. N-kanalni ima dimenzije 4/1, p-kanalni pa 1/1. p-kanalni MOS n VDD b a n-kanalni MOS kontakt, ki priključuje p otok p otok na VSS VSS Osnove mikroelektronike - Zbirka vaj z rešitvami 49 Preklopna napetost: k  6 U  U  U n 40 10    DD t t R 5 1  1 4  p n k  6 p 20 10 U    V 8 , 1 T k 6   n 40 10 1      R 1 4 k 6   p 20 10 Skica prenosne karakteristike Najprej narišemo segment (1), nato (5). Tretji segment, kjer sta oba tranzistorja v področju nasičenja, je približno navpičen. V intervalu (a, A) je delovna točka PMOS tranzistorja v linearnem področju. Podobno velja za NMOS, ki je v intervalu (B,c) prav tako v linearnem področju. Določitev točke A: Točka, kjer se stika področje nasičenja z linearnim področjem, definira izraz:  U  U   U oziroma U  U  U , U  8 , 1 1  V 8 , 2 DSp( sat) GSp tp izh vh tp izh Določitev točke B: U  U  U oziroma U  U  U , U  8 , 1 1  V 8 , 0 DSn( sat) GSn tn izh vh tn izh Ker sta segmenta (2) in (4) nelinearna, narišemo približni krivulji, ki povezujeta točki a in A ter B in c. Uizh [V] a (1) 5 (2) Uizh = Uvh + 1 A 2,8 Uizh = Uvh - 1 (3) 1 B (4) 0,8 c (5) 1 1,8 4 5 Uvh [V] -1 Preklopno območje. To je približno interval: 1,0V < Uvh < 1,8V. 50 Osnove mikroelektronike - Zbirka vaj z rešitvami Računalniška simulacija 1 uzih UT = 1,8V, UP = 0,74V (1,3V < Uvh < 2,0V) 4.50 3.50 ] 1 V t [ o UT= 1,81 V l 2.50 zhi P U 1.50 500m 1 500m 1.50 2.50 3.50 4.50 Uvh[v] Osnove mikroelektronike - Zbirka vaj z rešitvami 51 VAJA B.8 ANALIZA CMOS INVERTORJA Kolikšen je tok v točki preklopa in kolikšna je izhodna upornost, ko je na izhodu logična ničla? 3 M k p U DD =12V n = 40 A/V2 W p 5 k = p = 20 A/V2 L p 5 Utn = 1V 1 2 Utp = -1V Uvh W n 40 + = L 5 n M u n izh 0 Rešitev: a. Tok v točki preklopa Wn L 40 / 5   n   8 R Wp 5 / 5 Lp k  6 U  U  U n 40 10    DD t t R 12 1  1 8  p n k  6 p 20 10 U    V 0 , 3 T k 6   n 40 10 1      R 1 8 k 6   p 20 10 V točki prekopa (UT = 3V) teče skozi spodnji tranzistor tok: k' W 40  40 10 6   2 3 1 2 I n     640 DS  U U GS T    A 2 L 2  5 n b. Izhodna upornost Ko je na izhodu logična ničla leži delovna točka spodnjega tranzistorja v linearnem področju. Ker je takrat zgornji v zapornem področju, lahko njegovo upornost zanemarimo. Diferencialna izhodna upornost spodnjega tranzistorja je: 1 1 R  r     " " 0 izho Wn k U U n   284 6 ,  GSn tn  40  40 10 12 1 Ln 5 1 1 R  r    5 , 4  " 1 " izh 1 W 6 p , 1 20 10 k 12 1 p   k  U  U GSp tp       L 1 p 52 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA B.9 ANALIZA CMOS INVERTORJA S simulatorjem določi prenosno karakteristiko uizh = f(uvh) za CMOS invertor pri različnih R (R = 0,1, 1 in 10). CMOS invertor bo izdelan v 5m tehnologiji. Izračunaj preklopne napetosti za dana razmerja dimenzij in jih primerjaj z vrednostmi, ki jih dobiš s simulatorjem. Prenosne karakteristike naj bodo narisane na skupni sliki. Kolikšna je maksimalna vrednost toka, ki teče iz napajalne napetosti za R = 1? U DD Podatki: UGS U p DD = 5V Mp Utn = 0,5V Utp = -0,5V IDp kn = 28 A/V2 IDn kp = 14 A/V2  uvh u =0,02V-1 izh M U n GSn _______________________ Rešitev: a) Preklopne karakteristike v odvisnosti od R: Izvedli smo tri simulacije. Pri vsaki smo spremenili dimenzije tranzistorjev. Nato smo vse tri karakteristike v grafičnem postprocesorju združili (glej sliko 1). Izpis simulatorja, ko je R = 1, je posebej izpisan. ..\Simulacije\CMOS_invertor_1\CMOS_invertor_3.cir DC *#save @VDD[i] @VDD[p] @Vvh[i] @Vvh[p] V(2) V(3) V(1) @M1[id] *#save @M1[p] @M2[id] @M2[p] *#alias uizh v(1) *#view dc uizh .DC Vvh 0 5 0.01 .PRINT DC Uizh VDD 2 0 DC=5 Vvh 3 0 DC=5 M1 1 3 0 0 _M3_mod L=5u W=5u M2 1 3 2 2 _M4_mod L=5u W=5u .MODEL _M3_mod NMOS Level=1 GAMMA=0.4 KP=28U LAMBDA=0.01 + VTO=0.5 .MODEL _M4_mod PMOS Level=1 GAMMA=0.6 KP=14U LAMBDA=0.01 + VTO=-0.5 .END Osnove mikroelektronike - Zbirka vaj z rešitvami 53 1 uizh 2 uizh#1 3 uizh#2 4.50 BR=10 BR=1 BR=0,1 3.50 ]V[ 2.50 zhiU 1.50 500m 1 2 3 500m 1.50 2.50 3.50 4.50 Uvh[V] Slika 1: Prenosne karakteristike pri različnem R b) Preklopne napetosti: Preklopno napetost UT in dimenzije tranzistorjev povezuje naslednja enačba: k U  U  U n    DD t t R p n k p U  T k n  1   R k p V prejšnji enačbi smo z R označili razmerje dimenzij obeh tranzistorjev. Wn  Ln  R Wp Lp Izračun: Simulacija: R = 0,1 UT = 3,26V UT = 3,25V R = 1 UT = 2,16V UT = 2,16V R = 10 UT = 1,23V UT = 1,25V 54 Osnove mikroelektronike - Zbirka vaj z rešitvami c) Maksimalna vrednost toka Tok je največji v trenutku preklopa, ko prevajata oba tranzistorja. Za R = 1 je preklopna napetost UT = 2,16V. Oba tranzistorja sta takrat v območju nasičenja. Ker je IDn = - IDp, je vseeno kateri tranzistor izberem: k ' W 2 I n   U  U Dn GSn tn  2 L U  U GSn T Za WL vzamemo 5m5m. 28 10 6  5 I   16 , 2  5 , 0 2  6 , 38  Dn   A 2 5 Računalniška simulacija: 1 id(m1) 40.0u Uvh= 2,16V, IDD = 39,4uA 30.0u D 20.0u DI 10.0u 0 1 500m 1.50 2.50 3.50 4.50 Uvh[V] Slika 2: Odvisnost toka IDD od vhodne napetosti za R = 1 Osnove mikroelektronike - Zbirka vaj z rešitvami 55 VAJA B.10 PROJEKTIRANJE CMOS INVERTORJA Dimenzioniraj CMOS invertor, ki bo imel preklopno napetost UT = 3V20%. Tehnologija je 0,8m. S simulacijo5 določi tudi zakasnitev invertorja. UDD =5V Podatki: UGSp U Mp T = 3V Wp UDD = 5V Lp USS = 0V Ip Utn = 0,7V In U M tp = -0,7V n Wn k u u n = 110 A/V2 vh izh Ln k U p = 50 A/V2 GSn USS Rešitev:  1. zahteva: U  V 3  V 6 , 0 k T n U  U  U    DD t t R p n k  p  Preklopna napetost: UT k  n 1    R k  p Iz te enačbe izrazimo βR: 2 ' 2 k   U  U  U   T DD t p p 50 A / 2 V   3  5  7 , 0          15 , 0 R '  k U   U 110 A  / 2 n  T tn  V   3  7 , 0  Wn Ln   R Wp Lp W W W 1 W p p p n    15 , 0  R L L L 7 L n p p p Ker ni drugih zahtev, izberemo za p-kanalni tranzistor najmanjše dimenzije in izračunamo dimenzije Wn/Ln : W , 1 2 W 1 , 1 2 m  , 1 2 m  p m  n    L , 1 2 m  L 7 , 1 2 m  , 8 4 m  p n 5 Za simulacijo uporabi poenostavljen model, ki je v Dodatku. Upornost generatorja je 50. 56 Osnove mikroelektronike - Zbirka vaj z rešitvami Računalniška simulacija: U  ,299V Preklopna napetost je znotraj zahtevanega intervala. T ..\Simulacije\CMOS_invertor_3\CMOS_invertor_1.cir DC *#save V(1) V(3) @M1[id] @M1[p] V(2) @M2[id] @M2[p] @VDD[i] *#save @VDD[p] @Vvh[i] @Vvh[p] *#alias uizh v(1) *#view dc uizh .DC Vvh 0 5 0.01 .PRINT DC Uizh .TRAN 1P 30N 0 1P M1 1 3 0 0 MN08 L=8.4u W=1.2u M2 1 3 2 2 MP08 L=1.2u W=1.2u VDD 2 0 DC=5V RG 30 3 50 Vvh 30 0 DC=0 .MODEL MN08 NMOS Level=1 CGBO=700P CGDO=220P CGSO=220P + CJ=770U CJSW=380P GAMMA=0.4 KP=110U LAMBDA=0.04 LD=0.016U + MJ=0.5 MJSW=0.38 PHI=0.7 TOX=14N VTO=0.7 .MODEL MP08 PMOS Level=1 CGBO=700P CGDO=220P CGSO=220P + CJ=560U CJSW=350P GAMMA=0.57 KP=50U LAMBDA=0.05 LD=0.014U + MJ=0.5 MJSW=0.35 PHI=0.8 TOX=14N VTO=-0.7 .END Preklopna karakteristika: 1 uizh 2 u 2 4.50 Uvh= 2,99 V Uizh= 2,99 V 3.50 stl vo ni 2.50 u, zhiu 1.50 500m 1 500m 1.50 2.50 3.50 4.50 Uvh [V] Zakasnitev:6 Uporabili smo tri enake v serijo vezane invertorje in izmerili zakasnitev sredinskega: tpHL = 434ps tpLH = 270ps. Zakasnitev je največja vrednost, torej td = 434ps. 6 Glej v skripti (T. Dogša: Uvod v integrirana vezja) poglavje Koncept statičnih logičnih vezij. Osnove mikroelektronike - Zbirka vaj z rešitvami 57 VAJA B.11 PROJEKTIRANJE CMOS INVERTORJA Na izhod invertorja priključimo 4kΩ breme, ki povzroči padec napetosti, takrat ko je na izhodu logična enica. Preklopna napetost CMOS invertorja naj bo 2,5V15%, minimalna napetost logične enice pa 4V. Kolikšne so dimenzije tranzistorjev Mp in Mn? Tehnologija je 0,8m. Utn = 0,7V UDD=5V Utp = -0,7V kn = 110 A/V2 Mp kp = 50 A/V2 Uizh Rb=4k Mn Rešitev: 1. zahteva: Uizh " 1 (" )  V 4 Najprej bomo izračunali dimenzije Mp tranzistorja, saj vpliva na izhodno napetost. Pri 4V teče skozi 4k upor 1mA. Ko je na izhodu logična enica, leži delovna točka P-kanalnega tranzistorja v linearnem področju. Če je pri toku 1mA dovoljen padec največ 1V, mora biti izhodna upornost Mp:  U 1 R DSP  V  1  k . ON I mA 1 Pri logični enici na izhodu je na vratih Uvh=0V, oziroma UGSp= -5V. Upornost P-kanalnega tranzistorja v linearnem področju je definirana z enačbo: R  1 ON Wp k   U  U p  GSp tp Lp Iz te enačbe izračunamo njegove dimenzije in jih zaokrožimo navzgor, saj s tem dodatno zmanjšamo upornost: 1 1 W / L  p p R k U U ON p   GSp tp    103  50 106 5   7 , 4 7 , 0 W / L  4 m  / 8 , 0 m  P p 58 Osnove mikroelektronike - Zbirka vaj z rešitvami U 2. zahteva: U  DD  5 , 2 V  % 15 T 2 U Če je zahtevana preklopna napetost DD U  , je razmerje dimenzij enako razmerju procesnih T 2 konstant. Kljub temu, da to velja le za neobremenjen invertor, bomo v nadaljevanju uporabili to preprosto pravilo: k  p   R k  n W / L k  k  W 50 / 2 4 2 p p p A V m m n n    W / L      , 2 27  R W / L k  n n k  L 110 A  / V 2 8 , 0 m  8 , 0 m  p p n n p Računalniška simulacija: 1. varianta: 1 uizh 2 uizh#a 4.50 brez bremena 4k breme 3.50 ]V[ 2.50 zhiU 1.50 500m 1 2 500m 1.50 2.50 3.50 4.50 Uvh[V ] Iz simulacije je razvidno, da je pri obremenjenem invertorju, izhodna napetost nižja od 4V. Hkrati se je zmanjšala tudi preklopna napetost iz 2,5V na 2V. Potrebne so korekcije dimenzij. 2. varianta: Za zmanjšanje upornosti MP tranzistorja je potrebno povečati njegovo širino. Wp bomo povečali za dvakrat in prav toliko Wn, da bomo ohranili zahtevano razmerje: 6 , 1 m  W / L  8 m  / 8 , 0 m  W / L  P p n n 4 m  Simulacija: UT = 2,6V in Uizh min = 4,1V. Osnove mikroelektronike - Zbirka vaj z rešitvami 59 VAJA B.12 PROJEKTIRANJE CMOS INVERTORJA Projektiraj CMOS invertor, ki bo imel preklopno napetost približno na polovici napajalne in tok v točki preklopa ne bo presegel 100Tehnologija je 0,8m. Kolikšna je izhodna upornost Mn tranzistorja, ko je na izhodu logična ničla? UDD =5V UGSp Podatki: Mp U W T = 2,5V p U Lp DD = 5V U I SS = 0V p Utn = 0,7V In Utp = -0,7V Mn Wn kn = 110 A/V2 v u h i u zh L k n p = 50 A/V2 UGSn USS Rešitev: 1. zahteva: I  100 A  DD max ' k W k W n n I  U  U  U  U Dn  GSn tn  ' 2 n n  T tn 2 2 L 2 L n n W I 100 10 6  1 , 1 2 m  n Dn    56 , 0   L ' 110 106 2 2 , 2 4 n kn  U  U 2 5 , 2  7 , 0 T tn    m 2 2 U 2. zahteva: U DD   V 5 , 2 T 2 k  p   R k  n W / L k   110 / 2 1 , 1 2 p k W A V m n n    W / L n n      1 , 1  1  R W / L k  p p k  L 50 A  / V 2 2 , 1 2 m  p p n p n 1 1 R    , 4 22  K izh  W 6 1 k n 110 10 5 7 , 0 n  U  U GSn tn        L 2 n Računalniška simulacija: UT = 2,47V in Imax = 97A 60 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA B.13 PROJEKTIRANJE CMOS INVERTORJA Projektiraj CMOS invertor, ki bo imel preklopno napetost približno na polovici napajalne in simetrično izhodno upornost 200. Tehnologija je 0,8m. Kolikšna moč se na njem disipira, če ima vhodni signal frekvenco 5MHz in je na izhod vezanih več logičnih vrat, katerih skupna parazitna vhodna kapacitivnost znaša 50pF? UDD = 5V Utn = 0,7V Utp = -0,7V kn = 110 A/V2 kp = 50 A/V2 Rešitev: VDD M4 M6 M2 x1 x2 x3 Uizh Uvh M1 M3 M5 VSS Ker je zahtevana simetrična izhodna upornost in hkrati tudi določena preklopna napetost, je naloga nerešljiva samo z enim invertorjem. Potrebno je dodati invertor X1 na vhodu, ki definira preklopno napetost in X3 na izhodu, ki zagotavlja simetrično izhodno upornost. Preklopno napetost zaporedno vezanih invertorjev diktira prvi invertor X1. Med oba je potrebno dodati še invertor, s katerim dosežemo zahtevano logično funkcijo celotnega vezja. U W / L k  p 110 A / 2 V 1 U DD   V 5 , 2  1 n 1   n    T 2 R W / L k 50 A  / 2 V 2 1 p 1 p n Izberemo minimalne dimenzije M1 (Wn1/Ln1=0,8m/0,8m ) in izračunamo dimenzije M2: W 6 , 1 m  W / L n  2 1   p 2 p 2 L 8 , 0 m  n 1 Srednji invertor ima lahko minimalne dimenzije: Wn3/Ln3= Wp4/Lp4=0,8 m/0,8 m. 1 1 , 18 4 m  W / L    23  p 5 p 5 R k   200 50 10 6 5  7 , 0 8 , 0  izh p  U U GSp tp    m 1 1 8 , 8 m  W / L   11  n 5 n 5 R k  200 110 106 5  7 , 0 8 , 0  izh n  U U GSn tn    m P  fCU 2  5106  50 10 12  52  , 6 mW 25 d DD Osnove mikroelektronike - Zbirka vaj z rešitvami 61 CMOS4.dw g Računalniška simulacija: UT = 2,5V 10.5.2017 Rizh1=200 Rizh0=200 X2 Vdd Vss X4 5.00V 0V MP Vdd Vdd MP Vdd W = 1.6u X7 IVdd Vdd Vss W = 0.8u L = 0.8u MP 5 0 L = 0.8u W = 19.2u Vin L = 0.8u out 0V 0V 14.1nV 3.99V Vout 7 Rg in 5.00V I1 C2 X8 3 75 6 5m 50p P1_0_80um_L1 IC tehnologija Vss Vss X3 X1 Vss X6 MN UDD USS MN MN W = 0.8u GND W = 0.8u W = 8.8u Vg L = 0.8u L = 0.8u L = 0.8u Tran Generators = PULSE 0 Izhod obremenimo s tokom nekaj mA in izmerimo izhodno napetost. Rizh za logično enico: U  U 5  R  DD izh  99 , 3   . Na podoben način izmerimo Rizh za logično ničlo. izh C 5 M   200 10 3 Izh OS4.dw g 10.5.2017 Rizh1=200 Rizh0=200 Vcc Vss X2 IVcc Vcc Vss X4 MP 5 0 Vcc Vcc MP Vcc W = 1.6u X7 W = 0.8u L = 0.8u MP L = 0.8u W = 19.2u Vin L = 0.8u out Vout 7 Rg in C2 X8 3 75 6 50p P1_0_80um_L1 IC tehnologija Vss Vss X3 X1 Vss X6 MN UDD USS MN MN W = 0.8u GND W = 0.8u W = 8.8u Vg L = 0.8u L = 0.8u L = 0.8u Tran Generators = PULSE 0 I1 5m Vss 62 Osnove mikroelektronike - Zbirka vaj z rešitvami 1 vin 2 ivdd 3 result 2 10.8 -3.00m 1.20n 6.80 -13.0m 800p s s b er m st e o l l p 1 u t vo o m l n 2.80 a co i -23.0m 400p P n n n i i t vi d l vd su i er 1 -1.20 -33.0m 0 Delta x = 200n seconds, Delta y = -253p -5.20 -43.0m -400p 3 50.0n 150n 250n 350n 450n time in seconds Graf 3 (result) je vrednost določenega integrala toka ivdd, ki ga izračunamo s pomočjo Intuscopa. . t t 2 1    P  p   t 2 UDD dt  i t dt   mW  VDD   12 5 253 10 6,33 9 t  t t  t 200 10 2 1 t 2 1 t 1 1 Osnove mikroelektronike - Zbirka vaj z rešitvami 63 VAJA B.14 SINTEZA CMOS KOMBINACIJSKEGA VEZJA Realiziraj 4 vhodna NALI vrata s CMOS tranzistorji. U DD A B  F C D Rešitev: CMOS vezje bomo sestavili iz dveh delov: v enem bodo pMOS tranzistorji, v drugem pa nMOS. Ob določeni kombinaciji na vhodu bo nMOS del preklopil izhod na maso, hkrati pa pMOS del odklopi povezavo Udd - izhod. Ob isti, vendar komplementarni kombinaciji vhodnih signalov se zgodi obratno. Zato lahko ločeno načrtujemo pMOS in nMOS del. UDD A B pMOS C transistorji D F nMOS transistorji 4 vhodna NALI vrata so opisana s funkcijo: F = /(A + B + C + D) (1) Funkcijo F razdelimo na dva dela. Del vezje z nMOS stikali bo povezal izhod z maso. To pomeni, da z nMOS stikali izvedemo negacijo izraza (1). Dobljen izraz bomo označili s fn: fn = /F(A,B,C,D) = //( A+B+C+D) = A + B + C + D S pMOS stikali povežemo UDD z izhodom. Ker so pMOS stikala vklopijo logične ničle oziroma negirane vrednosti, moramo (1) ustrezno tako preurediti, da bodo vsi argumenti negirani7: F = fp (/A,/B,/C,/D)= /(A+B+C+D) = /A·/B·/C·/D ALI operator realiziramo s paralelno vezavo tranzistorjev, IN pa s serijsko. Na ta način dobimo vezje, ki ga prikazuje naslednja slika: 7 Pazi! Če ostane kakšen, ki ni negiran, mormo na ta vhod dodati poseben invertor. 64 Osnove mikroelektronike - Zbirka vaj z rešitvami UDD A B C D F B A C D Sponke, ki imajo enako oznako, so povezane. Zaradi večje preglednosti, povezave niso narisane. VAJA B.15 Sinteza CMOS kombinacijskega vezja Realiziraj naslednjo funkcijo s CMOS tranzistorji: F = /(( A· B ) + ( C· D )) VDD Rešitev: fn = /F=(A·B) + (C·D) A B . F = fp (/A,/B,/C,/D) D C fp = /(( A· B ) + ( C· D )) Pretvorimo po De Morganu F fp = /( A· B )· /( C· D ) A C fp = (/A + /B)· ( /C + /D ) B D Osnove mikroelektronike - Zbirka vaj z rešitvami 65 VAJA B.16 Sinteza CMOS kombinacijskega vezja Realiziraj funkcijo F = /(( A + B + C)· D) s CMOS tranzistorji. VDD Rešitev: Nalogo rešimo podobno kot prejšnjo. A B D C F D A B C VAJA B.17 Sinteza CMOS kombinacijskega vezja Realiziraj funkcijo F = /( A + B)+C s CMOS tranzistorji. Rešitev: fn = /F = (A+B) /C in fp = (/A/B)+C Vidimo, da krmiljenje s C dela težave, saj nam ni uspelo preurediti funkcije, tako da bi bila krmiljena samo z negiranimi argumenti. Problem rešimo z dodatnim invertorjem: UDD B A F /C C B A 66 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA B.18 Sinteza CMOS kombinacijskega vezja S CMOS tranzistorji realiziraj dvovhodni multiplekser, ki je opisan z naslednjo tabelo: A B C F x 0 0 0 x 1 0 1 0 x 1 0 1 x 1 1 krmilni vhod C A F B Rešitev: Naloga nima samo ene rešitve. S klasično sintezo logičnih vezij bi dobili eno izmed možnih vezij, ki bi bilo sestavljeno iz nekaj logičnih vrat. Najenostavnejšo rešitev dobimo, če vezje realiziramo s prenosnimi celicami, ki jih ustrezno povežemo. A VDD F C /C VSS B Osnove mikroelektronike - Zbirka vaj z rešitvami 67 VAJA B.19 Načrtovanje geometrijske strukture Nariši geometrijsko strukturo 2-vhodnih NAND vrat, ki bodo realizirana v CMOS tehnologiji (p otoki). Uporabi karirast papir. Dimenzije vseh tranzistorjev naj bodo enake. Da bo vaja enostavnejša, ni potrebno upoštevati nobenih dimenzijskih pravil. Položaj sponk (X1, X2, VDD, VSS) naj bo v geometrijski strukturi približno tak, kot je na spodnji sliki. VDD M4 M3 Q X1 M2 X2 M1 VSS Rešitev: Ker obstaja več možnih rešitev, bomo prikazali samo eno. Ker sta M1 in M2 n-kanalna tranzistorja, potrebujemo masko za p otok (črtkana). Najprej narišemo napajalni napetosti, ki naj potekata vzporedno. Nato narišemo ostale tranzistorje. P otok moramo priključiti na VSS. Podobno kot pri tiskanem vezju tudi tukaj ne bomo dosegli optimalne razporeditve v prvem osnutku, ampak šele po nekaj iteracijah. Ker nismo upoštevali nobenih dimenzijskih pravil, se bomo zadovoljili kar s prikazanim osnutkom. VDD M4 M3 Q X2 M2 X1 M1 VSS 68 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA B.20 Načrtovanje geometrijske strukture standardne celice Napravi načrt za 2-vhodna CMOS NAND vrata, ki bodo realizirana v obliki standardne celice. Pri načrtovanju upoštevaj položaj priključkov x1, x2 in Q. Da bo vaja lažja, ni potrebno upoštevati sicer natančno predpisane višine Y. Spodnja polovica celice je p otok. Na zgornjem oziroma spodnjem robu celice teče kovinska povezava z napajalnima napetostima. Uporabi geometrijsko strukturo iz prejšnje vaje in jo ustrezno predelaj. x1 x2 VDD Q VDD n-substrat Y & p-otok VSS x1 x2 VSS Q Rešitev: Ker je zgornji in spodnji rob zaseden s kovinskim pasom, po katerem se lahko priključimo na napajalni napetosti, je možno priključke x1, x2 in Q narediti samo na polikristalnem nivoju. Na p otok in na substrat moramo priključiti ustrezno napajalno napetost (kontakt K1 in K2). Ker lahko kovino priključimo samo na n+ področje, moramo pod kontaktom (K1) ustvariti n+ področje. Zato je okrog vseh kontaktov narisana maska za aktivno področje. Ker hkrati dobimo tudi nižjo kontaktno upornost, uporabljamo ta pristop tudi za p področje (kontakt K2). X1 X2 Q VDD K1 M4 M3 M2 M1 K2 VS S X1 X2 Q Osnove mikroelektronike - Zbirka vaj z rešitvami 69 VAJA B.21 Nariši električno vezje na nivoju CMOS tranzistorjev in geometrijsko strukturo za D flip-flop na spodnji sliki. FLIP - FLOP Q IN LD LDBAR Rešitev: Za realizacijo prikazanega vezja potrebujemo 4 n-kanalne in prav toliko p-kanalnih tranzistorjev. LDBAR VDD Q LD IN VSS Ena izmed možnih rešitev geometrijske strukture: LDBAR Q VDD VS S LD IN 70 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA B.22 Logična mreža Na sliki je prikazan del CMOS logične mreže. Uporabljena je tehnologija s p otoki. Ustrezno poveži tranzistorje, da boš dobil dvovhodna NAND vrata. Vsi tranzistorji naj imajo enake dimenzije. Zaradi večje preglednosti so vsi kontakti črno pobarvani. K1 VDD K2 VSS Rešitev: Najprej narišemo vezje na nivoju tranzistorjev, nato pa se lotimo povezovanja. VDD Mp1 Mp2 Q X1 Mn2 Mn1 X2 VSS Podobno kot pri načrtovanju tiskanega vezja obstaja več rešitev. Prikazana je samo ena izmed njih. Osnove mikroelektronike - Zbirka vaj z rešitvami 71 X1 X2 Q Mp2 B Mp1 K1 VDD A K2 VSS Mn2 Mn1 Pod VDD linijo so p-kanalni, pod VSS pa n-kanalni MOS tranzistorji. Točki A in B sta med seboj povezani! Razlago boš našel, če boš preštudiral strukturo posameznega MOS tranzistorja. Zaradi večje preglednosti niso narisani kontakti, ki so pod kovino. Kontakt K1 povezuje n substrat z VDD, K2 pa n otok z VSS. Obkrožitev K1 pomeni, da je kovina preko n+ povezana z n substratom. Brez n+ bi dobili usmerniški kontakt. p+ pri K2 zmanjšuje omsko upornost kontakta. Na spodnji sliki so prikazane dimenzije enega izmed n-kanalnih MOS tranzistorjev. 72 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA B.23 Logična mreža Na sliki je prikazan del logične mreže. Ustrezno poveži tranzistorje, da boš dobil dvovhodna NOR vrata. Vsi tranzistorji naj imajo enake dimenzije. Uporabljena je ista logična mreža kot pri prejšnji vaji. Vajo moraš rešiti sam, saj ni priložene rešitve. Nalogo rešuj na podoben način kot prejšnjo. VDD VSS Osnove mikroelektronike - Zbirka vaj z rešitvami 73 C. ANALOGNA VEZJA 74 Osnove mikroelektronike - Zbirka vaj z rešitvami Osnove mikroelektronike - Zbirka vaj z rešitvami 75 VAJA C.1 PROJEKTIRANJE CMOS DELILNIKA NAPETOSTI Projektiraj CMOS delilnik napetosti, ki bo zmanjšal napetost 5V na 1,7V20%. S simulatorjem določi karakteristiko delilnika. Uporabljena bo 0,8m tehnologija (podatki so v prilogi). Rešitev: Glede na postavljene zahteve pri načrtovanju obstaja zelo pogosto več rešitev. Zahteve so lahko eksplicitno navedene (npr. UR=1,7V20%) ali pa so tako logične , da se niti ne navajajo (npr. čim manjša površine, čim nižja poraba energije). Njihovo število se zmanjša, ko upoštevamo pomembnost posameznih zahtev. Zelo pogosto se je potrebno odločiti za kompromisno rešitev. Ker je za naš primer predpisano samo zmanjšanje napetosti, si lahko dimenzije enega tranzistorja ali pa tok delilnika izberemo. Izberemo najmanjši tok, to je 10 A in izračunamo, kolikšen padec napetosti povzroči na enem tranzistorju, ki ima približno8 minimalne dimenzije oziroma površino W/L = 1/1. I 10 10 6  U   U   7 , 0  V 1 , 1 GSn k' W tn 6   n 1 110 10 1 2 L  1 2 1  I 10 10 6  U    U    7 , 0   V 3 , 1 GSp k' W tp 6   p 2 50 10 1 2 L 2 1 2 Glede na Ut = 0,7 V in zahtevan padec 1,7 V, bomo za spodnji del delilnika izbrali samo en NMOS tranzistor, ki mora imeti pri 1,7V in toku 10 A, naslednje dimenzije: W I 10 10 6  10 1 , 1 2 m  1       L k 2 110 10 6 2 55 5 6 n 1   U  U   GS t   7, 1 7 , 0  m 1 n 2 2 Če bi se odločili za razmerje 1/1, bi dobili sicer najmanjše dimenzije, vendar se bi zaradi tega povečal tok na 50 A. Ker je potrebno napraviti kompromis, se bomo odločili, da ne želimo povečati toka. UDD M 3 M2 M UR 1 Na zgornjem delu delilnika moramo ustvariti padec napetosti 3,3V. Če bi se odločili samo za en tranzistor, bi imel veliko površino. Ker se bo pragovna napetost tranzistorja M2 povečala zaradi body 8 Natančne minimalne dimenzije so: W/L=3/2=1,2m/0,8m. 76 Osnove mikroelektronike - Zbirka vaj z rešitvami pojava (U ≠ SB2 0), bomo najprej poskusili z dvema PMOS tranzistorjema. Če želimo, da je na vsakem 1,65V padca, mora imeti vsak dimenzije: W W  I 10 10 6  , 1 2 m  2 3     , 0 44   L L k  2 50 10 6 2 8 , 2  p 2 3   U  U  65 , 1  7 , 0 GS t    m 2 p 2 2 Računalniška simulacija: U  1,55V . Rezultat leži znotraj dopustnega območja, saj bilo R zahtevano U  7 , 1 V  % 20 . Tok delilnika je 8A. R Odstopanje nastopa zaradi tega, ker nismo upoštevali body pojava in izhodnih upornosti tranzistorjev. 5.00V 3 M6 M3 MP_08a W = 1.2u 2 W = 1.2u L = 2.8u L = 2.8u 3.45V 3.49V VDD 6 5 M5 MP_08a M2 W = 1.2u W = 1.2u 1 L = 2.8u L = 2.8u UR 1.55V 1.59V UR2 4 M4 MN_08a M1 W = 1.2u W = 1.2u L = 6u L = 6u izboljšan MOS model poenostavljen MOS \SIMULACIJE\R_DELILNIK_C1\ model (LEVEL = 1) LEVEL=3 DELILNIK2.CIR OP ZA SENSM *#SAVE V(1) @M1[ID] @M1[P] V(2) V(3) @M2[ID] @M2[P] @M3[ID] *#SAVE @M3[P] @VDD[I] @VDD[P] *#ALIAS UR V(1) *#OP M1 1 1 0 0 MN_08 L=6U W=1.2U M2 1 1 2 3 MP_08 L=2.8U W=1.2U M3 2 2 3 3 MP_08 L=2.8U W=1.2U VDD 3 0 DC=5 .MODEL MN_08 NMOS LEVEL=1 CGBO=700P CGDO=220P CGSO=220P + CJ=770U CJSW=380P GAMMA=0.4 KP=110U LAMBDA=0.04 LD=0.016U + MJ=0.5 MJSW=0.38 PHI=0.7 TOX=14N VTO=0.7 .MODEL MP_08 PMOS LEVEL=1 CGBO=700P CGDO=220P CGSO=220P + CJ=560U CJSW=350P GAMMA=0.57 KP=50U LAMBDA=0.05 LD=0.014U + MJ=0.5 MJSW=0.35 PHI=0.8 TOX=14N VTO=-0.7 .END ***** SMALL SIGNAL BIAS SOLUTION - OP Node Voltage *** V( 3 ) 5.000000e+000 V( 2 ) 3.451273e+000 V( 1 ) 1.545752e+000 *** **** ******* Node Voltage Source Current ------ ------- vdd#branch -8.39956e-006 Osnove mikroelektronike - Zbirka vaj z rešitvami 77 VAJA C.2 PROJEKTIRANJE TOKOVNEGA ZRCALA Določi W2/L2. Kolikšna je U in R2? Procesni podatki: k'n = 40A/V2,  = 0,04V-1, GS1 Utn = 1V, Uss = 0 V. 10V R2 R1 100A 20 A 5/10 M 1 M 2 USS Rešitev: Na sliki je preprosto tokovno zrcalo, ki ga sestavljata referenčni tranzistor M1 in tokovni ponor M2. Ko delujeta oba tranzistorja v področju nasičenja in je na obeh približno enaka napetost, je razmerje tokov kar enako razmerju dimenzij: I W / L DS 2 2 2  I W / L DS 1 1 1 I 5 100 10 6  5 W / L  W / DS 2 L   . 2 2 1 1 I 10 20 106 2 DS 1 Ker običajno izberemo enake dolžine vrat, so dimenzije M2 5 25 : W / L   2 2 2 10 M1 deluje v področju nasičenja, ki je opisano z enačbo: 1 W 1 I    k  U  U DS 1 n  GS tn 2 1 2 L 1 Iz nje izrazimo UGS1 in nato izračunamo R2: I 20 10 6  U DS 1   U  1  , 2 V 41 GS 1 k' W tn 6   n 1 40 10 5 2 L  1 2 10 UDD  U 10 , 2 41 GS 1    R 2    380  20   k I 10 6 R 2 78 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA C.3 ANALIZA TOKOVNEGA ZRCALA Kolikšna je lahko maksimalna vrednost R1, da bo tokovno zrcalo še pravilno delovalo? Procesni podatki: k'n = 40A/V2,  = 0,04V-1, Utn = 1V, Uss=0 V. Kolikšna je dinamična izhodna upornost tokovnega generatorja, ki ga predstavlja M2? Kolikšno je natančno razmerje tokov pri R1 = 0 in R1 = R1max? 10V R2 R1 100  A  2,41V 25/10 5/10 M1 M2 U SS Rešitev: 1. Analiza delovne točke. Dokler bo delovna točka M2 ležala v področju nasičenja, bo tranzistor M2 imel visoko izhodno upornost in se bo obnašal kot tokovni ponor. Mejna točka je: U  U  U  U  , 2 411  , 1 V 41 DS min DS ( sat) GS 2 tn UDD  U DS( sat) 10  ,1  41 R    86  1max 100   k I 10 6 R 1 2. Analiza lineariziranega vezja Dinamična izhodna upornost: 1 1 1 r     250  izh g  100  k I 10 6  04 , 0 22 DS 2 3. Približno razmerje razmerja tokov I W / L 25 /10 DS 2 2 2    5 I W / L 5 /10 DS 1 1 1 Če zanemarimo vpliv izhodne upornosti oziroma parameter λ, je razmerje tokov enako 5. Osnove mikroelektronike - Zbirka vaj z rešitvami 79 4. Natančno razmerje razmerja tokov Ker spreminjamo R1, se spreminja tudi napetost UDS2. Najprej izpeljimo enačbo, ki bo upoštevala tudi napetost UDS: 1 W W 2   k  U  U   U    U n  GS tn 2 1 1 2  DS 2  2  DS 2  I 2 L L DS 2 2 2   I 1 W W 1 DS 1   k  U  U   U    U n  GS tn 2 1 1 1  DS 1  1  DS 1  2 L L 1 1 R1=0Ω → U  V 10 . DS 2 25 1 04 . 0 10 I DS 2 10   5  , 1 28  38 , 6 oziroma IDS2=128A I 5 DS 1  1 04 . 0  , 2  41 10 R1 = R1max = 68k → U  ,1 V 41 . Ker je UDS2 < UDS1, se bo razmerje zmanjšalo: DS 2 W 2 1  UDS    2  25 1 04 . 0 , 1  41 I L DS 2 2 10    5 9 , 0 64  82 , 4 I W 1 DS 1  1  U    DS 1  5 1 04 . 0 , 2  41 L 10 1 oziroma IDS2 = 96,4A Pomni! Le če bo UDS1 = UDS2, bo razmerje tokov enako razmerju dimenzij! 4. Računalniška simulacija: R1 = 0Ω IDS2 = 127,9A in R1 = 68k IDS2 = 97,35A . 80 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA C.4 PROJEKTIRANJE TOKOVNEGA ZRCALA Zamenjaj R2 z ustreznimi PMOS upori. Kolikšne so njihove dimenzije, če dopustimo 15% odstopanje referenčnega toka skozi M1? Procesni podatki: k'n = 40A/V2, Utn = 1V, k'p = 20A/V2, Utp = -1V, γn = 0,4V1/2, γp = 0,6V1/2,  = 0,04V-1 10V R1 = 50k R2 100  A 20  A 2,41V 5/2 M1 M2 5/10 Rešitev: Na R2 se mora ustvariti padec 10V - 2,41V = 7,59V. Ker je ta napetost izrazito večja od pragovne napetosti PMOS tranzistorja, bomo rešitev iskali v zaporedni vezavi več enakih PMOS tranzistorjev z manjšimi dimenzijami. Na ta način bomo zmanjšali potrebno površino. Na enem PMOS tranzistorju z minimalnimi dimenzijami se ustvari padec: UDD=10V I 20 10 6  U R 2    U   1   , 2 V 41 GSp k' W tp 6   p p 20 10 1 IR2=20uA 2 L 2 1 p 2,53V Wp/Lp 2,53V Wp/Lp 50k Wp/Lp 2,53V IR1=100uA 2,41V M1 Za 7,59V potrebujemo 3 tranzistorje in na vsakem naj bo 2,53V. Vsak tranzistor mora imeti dimenzije: W I p DSp 2010 6  85 4      L k   p p   U  U GSp t  85 , 0  2 20 10 6  53 , 2  2 100 5 1 2 p 2 Računalniška simulacija: IR2=19A , IR1=104A, UGS1= 2,02V. Osnove mikroelektronike - Zbirka vaj z rešitvami 81 VAJA C.5 PROJEKTIRANJE VEČ TOKOVNIH VIROV V vezju potrebujemo dva tokovna ponorja (20A in 40A), ki bosta delovala do najmanj 1V. Določi dimenzije tranzistorjev in vrednost upora R. Referenčni tok naj bo 10A. Uporabljena bo 0,8m tehnologija (podatki so v prilogi). Če bo imel upor R veliko upornost, ga implementiraj z nelinearnim MOS uporom. UDD=5V R    M1 M2 M3 Rešitev: Minimalna napetost, pri kateri ima tokovni generator visoko upornost, je identična UDS(sat). Iz tega podatka lahko izračunamo potrebno napetost na vratih M2 in M3: U  U  U → U   1  7 , 0  7 , 1 GS  U U DS ( sat) tn  V V V DS ( sat) GS tn Najprej izračunamo minimalno razmerje dimenzij tokovnega vira, ki zagotavlja največji tok v nizu tokovnih generatorjev: W I 40 10 6  40 3     (1) L k n   3   UDS sat  ( )  1 2 110 10 6 2 55 1 2 2 Ker je tok skozi referenčni tranzistor določen, lahko izberemo dimenzije M3 ali pa M1. Izberemo minimalne dimenzije referenčnega tranzistorja M1: W , 1 2 m  1  L , 1 2 m  1 Ker tvorijo M1, M2 in M3 tokovna zrcala, so njihove dimenzije odvisne od razmerja tokov: I , 1 2 20 10 6  , 2 4 m  W / L  W / L DS 2    2 2 1 1 I , 1 2 10 106 , 1 2 m  DS 1 I , 1 2 40 10 6  8 , 4 m  W / L  W / L DS 3    3 3 1 1 I , 1 2 10 106 , 1 2 m  DS 1 82 Osnove mikroelektronike - Zbirka vaj z rešitvami Takoj vidimo, da je pogoj (1) izpolnjen oziroma, da bo UDS(sat) < 1V. UDD  U 5  1 , 1 R  GS 1   390  k I 10   10 6 DS 1 Če bi ta upor napravili z difuzijo (difuzijski upor), bi imel veliko površino. Zato ga bomo raje zamenjali z nelinearnim PMOS uporom, ki mora imeti dimenzije: W I 10 10 6  , 1 2 m  4 DS 1    04 , 0   L k  2 50 10 6 2 0 , 30  p 4   U  U  9 , 3  7 , 0 GS t    m 2 p 2 2 UDD=5V M4    M1 M2 M3 Računalniška simulacija: 2 VDD VDS X4 Vtok2 5 Vtok1 5 W = 1.2u 1 L = 30.0u X2 X1 W = 2.4u W = 4.8u L = 1.2u 4 L = 1.2u 5 X3 W = 1.2u 3 L = 1.2u Pri simulaciji sta bila uporabljena naslednja modela MOS tranzistorjev: * ..\SIMULACIJE\TOKOVNI_GENERATOR_C5\TOK_GEN.CIR DC .MODEL MN_08 NMOS LEVEL=1 VTO=0.7 KP=110U GAMMA=0.4 LAMBDA=0.04 + PHI=0.7 MJ=0.5 MJSW=0.38 CGBO=700P CGSO=220P CGDO=220P CJ=770U + CJSW=380P LD=0.016U TOX=14N .MODEL MP_08 PMOS LEVEL=1 VTO=-0.7 KP=50U GAMMA=0.57 LAMBDA=0.05 + PHI=0.8 MJ=0.5 MJSW=0.35 CGBO=700P CGSO=220P CGDO=220P CJ=560U + CJSW=350P LD=0.014U TOX=14N 1 i(vtok1) 2 i(vtok2) Osnove mikroelektronike - Zbirka vaj z rešitvami 83 70.0u s IDS_M3 = 54.6uA er IDS_M3= 47.3uA ep 1 50.0u ma ni1) tolk2 30.0u P o 2 vt( i,) IDS_M2= 23.6uA IDS_M2 = 27.3uA 10.0u k1ovt(i -10.0u 500m 1.50 2.50 3.50 4.50 vds in volts Iz poteka izhodnih karakteristik je razvidno, da imata tranzistorja visoko dinamično upornost do napetosti 0,5V, nato pa dinamična upornost hitro pade. Razmerje tokov je približno 2. 84 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA C.6 ANALIZA TOKOVNEGA IZVORA Izračunaj velikost toka I. DD U Podatki: T 1 U T GS1 2 165 520 UDD = 20 V 10 25 k'n = 20 A/V2 U I tp = -1V R R2 100k I R Rešitev: Iz slike je razvidno, da tranzistorja T1 in T2 tvorita tokovno zrcalo. T2 je tokovni generator oziroma tokovni izvor, T1 pa referenčni tranzistor. Najprej bomo izračunali referenčni tok IR. Za levo vejo zapišemo zančno enačbo, ki po kratkem preurejanju postane kvadratna enačba. U  U   I R DD GS R 1 I   I R DS ' W k 2 Delovna točka T p       1 je v področju nasičenja: I U U DS  GS tp 1  L 2 2 W ' U  U    k  U   U  R DD GS p GS tp 1  1  L 6 165 20 10 20   U    U GS   GS 2 3 1 100 10 1 10 2 1 Rešitvi kvadratne enačbe sta: U   V 04 , 2 in U   V 10 , 0 . Glede na dejansko smer krmilne GS 1 GS 1 napetosti UGS je prava rešitev U   V 04 , 2 . GS 1 U  U 20  2, 04 DD GS 1 I   180A R 3 R 100 10 I W L W L R  1 1 2 2 I  I   227 A  R I W L W L 2 2 1 1 Računalniška simulacija (vrednost R2 smo izbrali 20kΩ): U  V 043 , 2 I 180  A I 227  A 1 GS R D 2 Osnove mikroelektronike - Zbirka vaj z rešitvami 85 UD D VAJA C.7 ANALIZA TOKOVNEGA IZVORA UGS3 M3 M2 Izračunaj tok UDS2 tokovnega vira, njegovo izhodno upornost ter 20/5 10/5 minimalno napetost, do katere še deluje kot tokovni generator. IR I U u tp = -0,7 V izh k R p = 50 A/V2 M1  10/5 p = 0,05 V-1 u vh R = 68K UDD = 5V, USS = -5V U SS Rešitev: M3 in M2 prestavljata tokovno zrcalo. M3 je referenčni in M2 je izhodni tranzistor. k U  U   I  R , p W I     U   U DS 3  GS 3 tp 2 3 DD GS 3 DS 3 2 L 3 k 2 p W 3 U  U     U   U  R DD GS 3 GS 3 tp 3   2 L 3 k p W 50 10 6  3 3 10 R    6810    , 3 4 2 L 2 5 3 10   U  , 3 4 2 U  2 , 3 4  U  7 , 0  , 3 4  , 0 49  2 0  3, 4 U  4,76 U 8,33 GS 3 GS 3 GS 3 GS 3 GS 3 2 4  ,76  4,76  43,48,33 4  ,76 11,66 U   GS 3 2 3, 4 2 3, 4 Dobimo dve rešitvi: U  V 01 , 1 U   , 2 V 41 . Glede na izbrane smeri napetosti na tranzistorju GS GS 3 3 3 M3 ima prava rešitev negativen predznak: U  2  ,41 V . GS 3 Minimalna napetost:  U  U   U  U  U   U   , 2 V 41  V 7 , 0   V 71 , 1 DS 2( sat) GS 2 tp DS 2( sat) GS 2 tp U  U 10  2, 41 Tok I: DD GS 3 I   111A R 3 R 6810 W L 20 / 5 2 2 I  I   111 A    222 A  R W L 10 / 5 3 3 Dinamična izhodna upornost: 1 1 1 r     180  izh g  111  k I 10 6  05 , 0 22 M 2 DS 2 86 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA C.8 ANALIZA NMOS ENOSTOPENJSKEGA OJAČEVALNIKA Izračunaj napetostno ojačenje NMOS ojačevalnika, če je Uvh0 in UBS=0. +5V Podatki: Utn = 1V kn = 40 A/V2 R n = 0,03 V-1 W = 5 m uizh L = 5 m M n R = 15,6k uvh -5V Rešitev: 1. Analiza delovne točke. Ker je UGS>Utn, se tranzistor Mn lahko nahaja v področju nasičenja ali pa v linearnem področju. Najprej poskusimo, če je tranzistor v področju nasičenja. Uporabimo enačbe za nasičenje: 1 I   k  U  U 2  1   U D  GS t   n DS  2 Izračunamo tok skozi tranzistor: 1 W 2 1 5 I    k      40A/V2  5 1 2 V2  320 D n  U U GS t    A 2 L 2 5 Preverimo, ali leži delovna točka v področju nasičenja: Napetost na uporu je U  I  R320   A 15 6 , k   4 992 , V R D . U 10 U  5 008 , V 5V DS R . Iz sheme je razvidno, da je UGS . Pogoj za nasičenje je: U  U  U DS GS t 5V  5V 1  V Ker je zgornji pogoj izpolnjen, smo izbrali pravo enačbo. 2. Analiza lineariziranega vezja Izračun ojačenja:    A g R u n 21 NAD Osnove mikroelektronike - Zbirka vaj z rešitvami 87 , 2 5 g  2  I  k  W / L  2 320 A   40 A  / V  160 A  / V n 21 D n 5 g   I  , V 1 0 03   320 A   9 6 , A  / V n 22 n D 1 1 R  R R    57 , 13  k NAD n 22 1  1 g  6 , 9 S  R n 22 6 , 15  k 4 A   g  R  160  A   57 , 13  k   17 , 2 u n 21 NAD R Računalniška simulacija: U+ 2 I D D=362A , UDS=4,35V u 0 izh 1 G R  57 , 13  k   M n NAD , A 2 46 , u S u vh U- 3 ******* 4/20/94 ******* IS SPICE 1.41 **** vaja 11 n-mos ojačevalnik .MODEL Mn NMOS LEVEL=1 VTO=1 KP=40E-6 LAMBDA=3E-2 V+ 4 0 5V V- 3 0 -5V R 4 2 15.6K Mn 2 1 3 3 Mn W=5U L=5U Vvh 1 0 0 .TF V(2) Vvh .END Mn TYPE NMOS LEVEL 1.000 VTO 1.000 KP 4.00D-05 LAMBDA 3.00D-02 NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE (1) .0000 (2) -.6443 (3) -5.0000 (4) 5.0000 Mn MODEL Mn ID 3.62E-04 VGS 5.000 VDS 4.356 VBS .000 VTH 1.000 VDSAT 4.000 GM 1.81E-04 GDS 9.60E-06 GMB 0.00E+00 : SMALL-SIGNAL CHARACTERISTICS V(2)/Vvh = -2.455D+00 INPUT RESISTANCE AT Vvh = 1.000D+20 OUTPUT RESISTANCE AT V(2) = 1.357D+04 88 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA C.9 ANALIZA ENOSTOPENJSKEGA NMOS OJAČEVALNIKA Izračunaj napetostno ojačenje za majhne signale. Nariši prenosno karakteristiko in določi meje izhodnega signala, pri katerih še ne nastopajo velika popačenja. Kolikšna naj bo enosmerna prednapetost na vhodu M1? UDD W1/L1=5/1 W2/L2=1/4 Utn = 1 V M2 Utp = -1 V kn = 110 A/V2 kp = 50 A/V2 Uizh UDD=5V M1 USS=-5V Uvh Rešitev: USS 1. segment: Uizh=Udd -│Utp│ = 5-1 = 4V 2. segment: Naklon 2. segmenta je enak ojačenju: W ' 1 6 5 kn 11010 du L izh 1 1 A        6 , 6 u du W ' 2 6 1 vh k 50 10 p L 4 2 Določimo enačbo premice oziroma 2. segmenta: U  k  U  n izh vh U   6 , 6  U  n izh vh n  U  6 , 6  U  4  ) 6 , 6 (  ( ) 4   , 22 4 izh vh U   6 , 6  U  , 22 4 izh vh enačba premice oziroma drugega odseka ; M1 bo tako dolgo v nasičenju, dokler velja: U  U DS 1 DS ( 1 sat) Mejna vrednost je v prejšnjem izrazu definirana z enačajem: U  U  U . DS 1 GS 1 tn Ko v enačbo vstavimo UDS1=Uizh in UGS1=Uvh, dobimo: U  U 1 izh vh V točki A, kjer se sekata 2. segment in ta premica, se konča linearno področje ojačevalnika: Presečišče v točki A je : U  V 8 , 2  , U  V 8 , 3  vh izh Osnove mikroelektronike - Zbirka vaj z rešitvami 89 3. segment: To je segment, v katerem leži delovna točka M1 v linearnem področju. Ker je M2 v področju nasičenja, je potek prenosne karakteristike nelinearen. Ker potek tega segmenta ni bistven glede na postavljena vprašanja, ga bomo samo skicirali. Uizh(V) 5 (1) 4 (2) Uizh = Uv h- 1 -2,8 -5 -4 -3,4 1 Uvh (V) Uizh = -6,5Uvh -22,4 A -3,8 Uizh(V) (3) 5 -5 (1) 4 (2) Maksimalna amplituda: Uizh(V) Uizh = Uv h- 1 -2,8 Popačenja ne bo, dokler bo izhodna na -5 -4pet - ost 3,4 znotraj območj 1 a: Uizhmax= 4V in U Uvh (V) izhmin= -3,8V. Vhodna napetost mora ležati znotraj območja: Uvhmax= -4V i 4 n Uvhmin= -2,8V. -3,8 Maksimalna am U pl iz i h t uda v = -6,5 hodneg Uvh -22, a s 4 ignala je 0,6V A . (3) 3,9 UGG Enosmerna prednapetost: -5 Izberemo jo na sredini linearnega segmenta:  4  ( ) 8 , 2     UGG 8 , 2 , 3 V 4 -4 -2,8 -3,4 1 2 Uvh (V) A -3,8 Uizh(V) -5 4 0,6 3,9 UGG -4 -2,8 -3,4 1 Uvh (V) A -3,8 -5 0,6 Računalniška simulacija: U   V 6 , 3 , U  V 4 izh min izh max Napravili smo DC analizo in izrisali prenosno karakteristiko. V grafičnem urejevalniku smo izrisali še odvod Au = dUizh/dUvh. Področje, kjer je ojačevalnik približno linearen (Au se zelo malo spreminja), je znotraj intervala -4 < Uvh < -2,62. 90 Osnove mikroelektronike - Zbirka vaj z rešitvami 1 vizh 2 result 2.80 9.20 Uvh= -2,62V, Uizh = -3,60 V Uizh=f(Uvh) -1.20 5.20 ] 1 V t [ o h 1 l z -5.20 Au 1.20 i P U 2 -9.20 -2.80 Au -13.2 -6.80 Približno linearno podrocje -4.00 -2.00 0 2.00 4.00 Uvh[V] 1 vizh 4.00 2.00 Delta Uvh= 1,40V, Delta Uizh = -7,68 V ]V[ 0 zhiU Uvh = -2,60 V, Uizh = -3,68V -2.00 -4.00 1 -4.00 -2.00 0 2.00 4.00 Uvh[V]  Uizh 68 , 7 Ojačenje, ki ga izračunamo iz prenosne karakteristike: A      5 , 5 u  Uvh , 1 4 Osnove mikroelektronike - Zbirka vaj z rešitvami 91 VAJA C.10 PROJEKTIRANJE NMOS ENOSTOPENJSKEGA OJAČEVALNIKA Določi dimenzije obeh tranzistorjev. Body pojav zanemari. Izračunaj potrebno enosmerno napetost na vhodu ojačevalnika, da bo M1 v področju nasičenja. Kolikšna je izhodna upornost ojačevalnika? Nariši prenosno karakteristiko in določi meje vhodnega in izhodnega signala, pri katerih še ne nastopajo velika popačenja. U Zahteve za ojačevalnik: DD = 4V Au   -5 I DS UDS1 = UDD / 2  20% M2 W 20 A  I 2 DS1 10 A L 2 Procesni podatki so: M1 W 1 U k' izh n = 50 A/V2 U L vh 1 Utn = 1V  n = 0,04 V-1 γ = 0,4V1/2 (potrebujemo za simulacijo) 2m tehnologija. Rešitev: 1. Dimenzioniranje: Na M2 tranzistorju, ki deluje v območju nasičenja, je napetost : U  U  U  V 2 GS 2 DD 1 DS Njegova dimenzije so: W I DS 1010 6  10 2 2    L k n   2   U  U GS t 2 50 10 6 2  2 25 1 2 2 2 Pri 2m tehnologiji je minimalna širina 3m. Večje dimenzije pa morajo biti zaokrožene na 1m natančno: W 10 3 m  2   L 25 8 m  2 Iz enačbe za ojačenje izračunamo dimenzije spodnjega tranzistorja: W 1 du L izh 1 A    u du W 2 vh L 2 92 Osnove mikroelektronike - Zbirka vaj z rešitvami W 1 2 W 3 10 20 m   A 2   52   , 9 4   L L 8 1 2 m  1 2 Da bo tekel tok 10 A, moramo na vhod M2 priključiti enosmerno prednapetost: I 10 10 6  U   U  1  , 1 V 2 GSn k' W tn 6   n 1 50 10 20 2 L  1 2 2 Izhodna dinamična upornost: Izhodna upornost je sestavljena iz paralelne vezave upornosti M1 in M2. Ker deluje M1 v področju nasičenja, ima dosti večjo upornost kot M2, ki je MOS upor in ima nizko dinamično upornost. g  g  g  g izh 22 M 1 izhM 2 izhM 2 I  W ' 2 6 2 g DS   k   50 10  2  1  20 izhM 2 n  U U GS 2 tn    S U  L 5 GS 2 2 1 1 r    50  k izh g 20   10 6 izhM 2 Prenosna karakteristika Uizh[V] Segment (2): 3 (1) (2) Uizh   U 5 vh n Uizh = -5Uvh+8 n  8 2,5 1,75 B Uizh  5  Uvh 8 Uizh = Uvh-1 A Meja nasičenja (točka A): 0,5 (3) U  U  U  Uizh  Uvh1 DS 1 GS 1 tn 1 1,25 1,5 1,6 Uvh [V] 0,5 Uizh  5  Uvh 8 Uizh  Uvh1 Položaj točke A, ki leži na presečišču obeh premic izračunamo tako, da rešimo zgornji sistem enačb. Rešitev: Uvh = 1,5V in Uizh = 0,5V, maksimalna amplituda vhodnega signala je 0,25V izhodnega pa 1,25V. Računalniška simulacija: Au = -4,3, IDS1 = 10,6A, UDS1 = 1,7V, r = 39kΩ izh Osnove mikroelektronike - Zbirka vaj z rešitvami 93 ..SIMULACIJE\NMOS_ojacevalnik\NMOS_OJAC.CIR DC *#ALIAS UIZH V(1) *#VIEW DC UIZH *#ALIAS UVH V(3) *#VIEW DC UVH .DC VVH 0 4 0.01 .OP .TF V(1) VVH .PRINT DC UIZH .PRINT DC UVH VDD 2 0 DC=4 VVH 3 0 DC=1.2 M1 1 3 0 0 _M1_MOD L=2U W=20U M2 2 2 1 0 _M1_MOD L=8U W=3U .MODEL _M1_MOD NMOS LEVEL=1 GAMMA=0.4 KP=50U LAMBDA=0.04 + VTO=1 .END ***** SMALL SIGNAL BIAS SOLUTION - OP Node Voltage V( 2 ) 4.000000e+000 V( 3 ) 1.200000e+000 V( 1 ) 1.684465e+000 *** Source Current ------ ------- @m2[id] -1.06738e-005 ***** SMALL SIGNAL DC TRANSFER FUNCTION output_impedance_at_V(1) 4.086471e+004 vvh#Input_impedance 1.000000e+020 Transfer_function -4.36181e+000 Prenosna karak 1 ter ui izst h ika: 3.50 Uv h= 1.20 V, Uizh = 1.68 V 2.50 ] 1 V t [ ol 1.50 zhi P U 500m 1 -500m 500m 1.50 2.50 3.50 4.50 Uvh[V] Komentar: Zaradi neupoštevanja body pojava smo dobili manjše ojačenje kot je bilo zahtevano. Zato povečamo L2=12m in ponovimo simulacijo. Au = -5,2, IDS1 = 10,6A, UDS1 = 1,5V, r = 45kΩ. izh 94 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA C.11 ANALIZA MOS OJAČEVALNIKA Z AKTIVNIM BREMENOM Izračunaj napetostno ojačenje za majhne signale. Kolikšna je potrebna enosmerna vhodna prednapetost? Izračunaj tudi maksimalno in minimalno izhodno napetost. Utn = 0,7 V UDD =+5V Utp = -0,7 V kn = 110 A/V2 T T k 3 2 p = 50 A/V2 5 10  5 n = 0,04 V-1 5 p = 0,05 V-1 IR=56uA T 1 u izh 10 5 uvh U =-5V SS Rešitev: Najprej v vezju identificiramo posamezne tokovne vire, katere zamenjamo z linearnim modelom. Sledi izračun delovne točke. Ker nas zanima ojačenje za majhne signale, izračunamo parametre, narišemo model vezja za majhne signale in nato izračunamo Au = Uizh / Uvh. Poenostavitev vezja Vezje je enostopenjski ojačevalnik, v katerem ojačuje tranzistor T1, tranzistor T2 pa predstavlja aktivno breme oziroma tokovni izvor. Delovna točka je nastavljena s tokovnim zrcalom, ki ga tvorita tranzistorja T2 in T3. Če oba tranzistorja zamenjamo s tokovnim generatorjem, ki daje konstanten tok ID2 in ima izhodno prevodnost gp22, dobimo poenostavljeno vezje, ki je prikazano na spodnji sliki. +5V gp22 I D2 T1 u izh + ug uvh UGG -5V + ug u g g vhgn21 n22 p22 u vh u izh Osnove mikroelektronike - Zbirka vaj z rešitvami 95 1. Analiza delovne točke: a. Izračun ID2: Če sta napetosti UDS3 in UDS2 približno enaki, sta tokova skozi T2 in T3 sorazmerna razmerju njihovih dimenzij: W L 2 2 6 10 5 I  I   5610 112 A  D 2 R W L 5 5 3 3 b. Izračun približne enosmerne vhodne prednapetosti: I 112 10 6  +5V U DS 1   U   7 , 0  V 7 , 1 GS 1 k' W tn 6   n 1 110 10 10 gp22 I D2 2 L  1 2 5 Ker je izvor vezan na Uss, je Uvh: Uvh  U T1 U  U  7 , 1  5   V 3 , 3 GG GS 1 SS u izh + ug uvh 2. Izračun Au: UGG -5V Ker nas zanimajo samo majhne spremembe tokov oziroma napetosti, bomo uporabili poenostavljeno analizo. Ko vsak element zamenjamo z modelom, ki velja za majhne izmenične signale9, dobimo preprosto linearno vezje, katerega analiza je enostavna. + ug u g g vhgn21 n22 p22 u vh u izh u  g izh n 21 A   u u g  g vh n 22 p 22 dI 2 112 10 6  10 110 10 6 DS 1 g   2  I  W L  k   222 A  /V n 21 DS 1 1 1 1 n dU 5 GS 1 dI g DS 1   I    112 106  04 , 0  5 , 4 A  / V n 22 dU D S 1 n 1 DS 1 g  I    11210 6  05 , 0  6 , 5 A  / V p 22 DS 2 p 2 9 Model za vir enosmerne napetosti je kratek stik, za vir konstantnega toka pa odprte sponke. 96 Osnove mikroelektronike - Zbirka vaj z rešitvami  22210 6 A    22 u 5 , 4 106  6 , 5 106 3. Izračun maksimalne in minimalne izhodne napetosti: Le kadar se delovni točki T1 in T2 nahajata v področju nasičenja, dobimo linearni potek prenosne karakteristike. Meje linearnega segmenta v prenosni karakteristiki določata točki UDS1sat in UDS2sat. U  U  U izh min SS DS s 1 at I I DS U  1  U DS 1 U  U  U  GSn tn k' W DS 1 sat GSn tn k' W n 1 n 1 2 L 2 L 1 1 I 112 10 6       U DS 1    V 1 U V 5 V 1 V 4 izh min DS 1 sat k' W 6   n 1 110 10 10 2 L  1 2 5 U  U  U izh max DD DS 2 sat  I 112 10 6     U DS 2       V 5 , 1 U V 5 V 5 , 1 V 5 , 3 izh max DS 2 sat k' W 6   p 2 50 10 10 2 L 2  5 2 4. Računalniška simulacija: Ker ima ta ojačevalnik zelo veliko ojačenje, je delovna točka zelo občutljiva na majhne spremembe parametrov oziroma enosmerne vhodne prednapetosti. Zaradi nekaterih poenostavitev, se lahko zaradi tega pri analizi delovne točke (.OP ali .TF) zgodi, da je kateri izmed tranzistorjev v linearnem področju10. Zato moramo vedno preveriti, ali so delovne točke tranzistorjev na pravilnem segmentu karakteristike. Ojačenje smo izračunali na dva načina: s TF analizo in iz enosmerne prenosne karakteristike. 3 Vdd Lastnosti vezja v delovni točki: M2 5 2 MP_08 W = 10u UGS2 = 2,12V M3 L = 5u MP_08 IDS2 = 129A W = 5u Uizh L = 5u gn21 = 260A/V 1 gn22 = 4,43A/V gp22 = 5,06A/V I1 M1 56uA 4 W = 10u Au = -27,3 (analiza .TF) L = 5u Vvh Uizh_offset = 0,66V MN_08 -3.3 Uvh_offset = 0,66/27,3 = -24,1mV Vss -5 5 10 Pri projektiranju smo predpostavili, da je delovna točka vseh tranzistorjev v področju nasičenja. Osnove mikroelektronike - Zbirka vaj z rešitvami 97 ..\SIMULACIJE\NMOS_OJAC_Z_AKT._BREMENOM.CIR .OP .DC VVH -5 5 0.01 .TF V(1) VVH .PRINT DC UIZH M2 1 3 2 2 MP_08 L=5U W=10U M3 3 3 2 2 MP_08 L=5U W=10U M1 1 4 5 5 MN_08 L=5U W=10U I1 3 5 DC=56U VVH 4 0 DC=-3.3 VDD 2 0 DC=5 VSS 5 0 DC=-5 .MODEL MN_08 NMOS LEVEL=1 CGBO=700P CGDO=220P CGSO=220P + CJ=770U CJSW=380P GAMMA=0.4 KP=110U LAMBDA=0.04 + LD=0.016U MJ=0.5 MJSW=0.38 PHI=0.7 TOX=14N VTO=0.7 .MODEL MP_08 PMOS LEVEL=1 CGBO=700P CGDO=220P CGSO=220P + CJ=560U CJSW=350P GAMMA=0.57 KP=50U LAMBDA=0.05 + LD=0.014U MJ=0.5 MJSW=0.35 PHI=0.8 TOX=14N VTO=-0.7 .END device m1 m3 m2 id 0.00013 5.6e-005 0.00013 vgs 1.7 2.12 2.12 vds 4.34 2.12 5.66 vdsat 1 -1.42 -1.42 gm 0.00026 7.89e-005 0.000183 gds 4.43e-006 2.53e-006 5.06e-006 ***** SMALL SIGNAL DC TRANSFER FUNCTION output_impedance_at_V(1) 1.053538e+005 vvh#Input_impedance 1.000000e+020 Transfer_function -2.73773e+001 Prenosna karakteristika: 1 uizh 4.00 Uvh = -3.45V, Uizh = 3.67V 2.00 ] Delta Uvh = 289m volts, Delta Uizh = -7.67 volts V[ 0 zhiu -2.00 Uvh= -3.16V, Uizh = -4.00V -4.00 1 -4.30 -3.90 -3.50 -3.10 -2.70 Uvh[V] Au = -7,67457/289,231mV  -26,5 Uizhmin = -4,00V in Uizhmax = 3,67V 98 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA C.12 PROJEKTIRANJE CMOS OJAČEVALNIKA Dimenzioniraj preprost enostopenjski CMOS ojačevalnik, ki bo imel ojačenje A > 150. Kolikšna vhodna prednapetost je potrebna za pravilno nastavitev U DD delovne točke? Podatki: Utn = 1V, Utp = -1V, kn = 50 A/V2, kp = 25  M A/V2,  p p = n = 1/50V-1. u u vh izh M n Rešitev: 1. Izračun dimenzij g  g n 21 21 p A   u g  g 22 p n 22 (1) Izberemo tok delovne točke 10 A in najmanjše dimenzije NMOS tranzistorja Wn/Ln = 1/1 ter izračunamo g-parametre. Edina neznanka v zgornji enačbi je parameter g21p. W ' 5 1 g  2  I n   k  2 10  50 106  6 , 31 A  / V n 21 DS 0 L n 1 n g  I    10 5  02 , 0  , 0 2 A  / V  g  I    10 5  02 , 0  , 0 2 A  / V 22 p DS 0 p n 22 DS 0 n g   A    150 , 0 2 10 6   , 0 2 10 6   6 , 31 10 6   , 28 4 / 21 p u  g g 22 p n 22  g n 21   A V Wp g  2  I   k 21 p DS 0 p Lp 2 W g p p   21  2 , 28 4 10 6  16 8    6 , 1   L 2  I  k 2 105  25 106 10 5 p DS 0 p Če dimenzijo Lp zaokrožimo navzdol, se bo površina tranzistorja MP zmanjšala in hkrati se bo povečalo ojačenje: Wp 8 2   L 5 1 p Za kontrolo iz enačbe (1) izračunamo ojačenje: Au = -158. 2. Izračun približne enosmerne vhodne prednapetosti: I 10 10 6  U DS 0   U  1  V 63 , 1 GS 1 k' W tn 6   n n 50 10 1 2 L  n 2 1 Osnove mikroelektronike - Zbirka vaj z rešitvami 99 VAJA C.13 PRIMERJAVA ENOSTOPENJSKIH OJAČEVALNIKOV Napravi primerjavo štirih vrst enostopenjskih ojačevalnikov, ki bodo napravljeni v 0,8m tehnologiji in bodo imeli minimalne dimenzije. Primerjaj prenosne karakteristike, izhodne upornosti in ojačenja za majhne signale. Za varianto c izračunaj tudi potrebno enosmerno napetost UGG. PMOS naj ima dimenzije Wp/Lp = 2/1 ali pa Wp/Lp = 1/2. UDD UDD UDD UDD UDD=5V USS= 0V UGG Utn = 0,7 V Utp = -0,7 V kn = 110 A/V2 kp = 50 A/V2 n = 0,04 V-1 p = 0,05 V-1 a Wn/Ln=1/1 b c d Wp/Lp=1/2 ali Wp/Lp=2/1 Rešitev: Za varianto a in b je bolj ugodno, če izberemo Wp/Lp = 1/2. Varianta a (NMOS ojačevalnik z NMOS bremenom11): ' k W / L W / L 110 10 6  1/1 A   n n n   n n     , 1 41 u ' k W / L W / L 110 106 1/ 2 n nb nb nb nb 1 1 1 r     0 , 20  k izh g  g  g g 9 , 49 A  / V nb 22 n 22 n 21 nb 21 Varianta b (NMOS ojačevalnik s PMOS bremenom): ' k W / L 110106 1/1 A   n n n     1 , 2 u ' k W / L 50106 1/ 2 p p p 1 1 1 r     , 22 4  k izh g  g  g g 7 , 44 A  / V 22 p n 22 21 p 21 p Varianta c: Izbor dimenzij PMOS tranzistorja vpliva samo na višino UGG. Ker dobimo največje ojačenje pri najmanjšem toku delovne točke, bomo izbrali I = 10A in Wp/Lp=1/2. 11 Dimenzije NMOS bremena so označene z indeksom nb. 100 Osnove mikroelektronike - Zbirka vaj z rešitvami W ' 6 1 g  2 I n   k  21010  110106  9 , 49 A  / V n 21 DS 0 L n 1 n g  I   10 5  04 , 0  , 0 4 A  / V in g  I    10 5   05 , 0  5 , 0 A  / V n 22 DS 0 n 22 p DS 0 p g 9 , 49 10 6  21 A   n     , 55 4 u g  g , 0 ( 4  ) 5 , 0 106 22 p 22 n  I 10 10 6  U DS 0    U   7 , 0   V 59 , 1 GS 1 k' W tp 6   p p 50 10 1 2 L 2  2 p U  U  U  V 5  V 59 , 1  , 3 V 41 GG DD GS 1 1 1 r    1 , 1  izh g  ( , 0 4  ) 5 , 0   M g 10 6 22 p n 22 Varianta d (CMOS ojačevalnik): Za varianto d je bolj ugodno, če izberemo Wp/Lp = 2/1. Strmina prenosne karakteristike je največja pri napetosti, ki smo jo pri invertorju imenovali preklopna napetost UT. W / L k Ker velja p n n  W / L k , je preklopna napetost UT = UDD/2 p p n ' k W    n n I  U  U     A DS  GSn tn  6 2 110 10 12,5 2 1 124 2 L 2 1 n W  1 n ' 6 6 g 2 I k 2 124 10 110 10           1  65 A / V 21 n DS 0 n L 1 n Wp  2 ' 6 6 g 2 I k 2 124 10 50 10           1  57 A / V 21 p DS 0 p L 1 p 6 g I  124 10     0,04  5 A/ V 6 g I  124 10     0,05  6 A / V 22 n DS 0 n 22 p DS 0 p 6 g  g    21 n 21 p (165 157) 10 A      29  u 6 g  g (5  6)  10 22 p 22 n 1 1 r    910 k izh 6 g  g (5  6) 10 22 p 22 n Osnove mikroelektronike - Zbirka vaj z rešitvami 101 Računalniška simulacija: 1 uizh_a 2 uizh_b 3 uizh_c 4 uizh_d s 4.50 tl vo ni a_ 3.50 zhi u,d1t_ol 2.50 zhi P uc,_ zhi 1.50 u,b_ zhi 1 u 500m 2 4 3 500m 1.50 2.50 3.50 4.50 v1 in volts Največje ojačenje in izkrmiljenost dobimo s CMOS ojačevalnikom, kjer ojačujeta oba tranzistorja (varianta d, oziroma krivulja števila 4). Varianta a ima sicer majhno ojačenje, je pa zato zelo dobro definirano, saj je odvisno samo od dimenzij. 102 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA C.14 ANALIZA DIFERENČNEGA OJAČEVALNIKA Na sliki je prikazan preprost diferenčni ojačevalnik. Izračunaj napetostno ojačenje za majhne vhodne signale in izhodno upornost. S simulatorjem določi odvisnost prenosne karakteristike od sofazne napetosti (US= -2V ...+2V) in preostalo napetost. UDD =+5V Podatki: M M 3 4 30 30 kn  = 28 A/V2 10 10 kp = 14 A/V2 U  izh n= p= 0,01 V-1 10 10 U 10 10 tn = 1V M M 1 2  U U1 U R=80k 2 tp = -1V I SS M M 5 6 10 10 10 10 USS=-5V  Rešitev: Najprej izračunamo delovno točko, nato pa ojačenje za majhne signale. 1. Analiza delovne točke I  I SS DS 6 U  U  U  I  R DD SS GS DS 6 6 ' W k 6 n I    U  U DS  GS t 2 6 6 L 2 n 6 ' W k 6 n U  U  U  R   U  U DD SS GS  GS t 2 6 6 L 2 n 6 0  12 , 1 2 U  , 1 24 U  88 , 8 GS 6 GS 6 , 1 24  , 1 242  4  12 , 1   88 , 8  ,124  ,642 U   GS 6 2  12 , 1 , 2 24 Dobimo dve rešitvi: U = 3,42V in U = -1,63V GS 6 GS 6 Glede na vezavo in vrsto MOS tranzistorja je pravilna pozitivna vrednost. Osnove mikroelektronike - Zbirka vaj z rešitvami 103 10  , 3 42V I I   82 A  , I  I  ss  41 A  SS 80 103  2 1 2 2. Analiza ojačenja in izhodne upornosti za majhne signale u  A u  A  izh d d u  u u 1 2  g 21 M 2 A  u g  g 22 M 2 22 M 4 ' W 2 6 6 10 g  2 I  k  24110 2810  48 A  / V M 21 2 2 n L 10 2 g  I   4110 6  01 , 0  , 0 41 A  / V M 22 2 2 n g  I   4110 6   01 , 0  , 0 41 A  / V M 22 4 2 p 4810 6  A   3 , 58 u , 0 4110 6   , 0 4110 6  1 1 r    , 1 22  izh g  , 0 41  M g 10 6  , 0 41  10 6 22 M 2 22 M 4 3. Računalniška simulacija: a. Naloga zahteva, da določimo napetostno ojačenje in vpliv sofazne napetosti na prenosno karakteristiko. Pri analizi je potrebno spreminjati hkrati diferenčno (VD) in sofazno napetost (VS). Ta problem smo rešili tako, da smo vsak vhod ojačevalnika krmilili s parom napetostno krmiljenih napetostnih virov B1, B4 oziroma B2, B4 (glej SPICE datoteko na naslednji strani): B1 V = V(9) B2 V = V(9) B3 V = V(10)/2 B4 V = V(10)/2 3 M M 3 4 4 5 10 + VDD 6 7 Ui zh + VD R2=100k  + M M2 1 B3 B4 1 0 + R = 80k  9 + + B1 + B2 + VS R1=100k  2 VSS M 5 M 6 8 104 Osnove mikroelektronike - Zbirka vaj z rešitvami C:\UC_PROG\IV_SC1_VAJE_2IZDAJA\SIMULACIJE\ANALIZA_DIF_OJAC\ANALIZA_DIF_OJAC.CIR .OP M1 4 6 1 8 MN W=10U L=10U M2 5 7 1 8 MN W=10U L=10U M3 4 4 3 3 MP W=30U L=10U M4 5 4 3 3 MP W=30U L=10U M5 1 2 8 8 MN W=10U L=10U M6 2 2 8 8 MN W=10U L=10U .MODEL MN NMOS LEVEL=1 VTO= 1 KP=28E-6 LAMBDA=1E-2 .MODEL MP PMOS LEVEL=1 VTO=-1 KP=14E-6 LAMBDA=1E-2 VDD 3 0 5V VSS 0 8 5V VS 9 0 0 R 3 2 80K R1 9 0 100K VD 10 0 0 R2 10 0 100K B1 11 0 V=V(9) B2 12 0 V=V(9) B3 6 11 V=V(10)/2 B4 12 7 V=V(10)/2 .DC VD -.1 .1 .002 VS -2 2 1 .PRINT DC V(6,7) V(10) V(9) V(5) .TF V(5) VD .END VD V(6,7) V(10) V(9) V(5) -1.00000E-01 -1.000E-01 -1.000E-01 -2.000E+00 -3.214E+00 -9.80000E-02 -9.800E-02 -9.800E-02 -2.000E+00 -3.205E+00 -9.60000E-02 -9.600E-02 -9.600E-02 -2.000E+00 -3.197E+00 : : : : : NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE ( 1) -2.6652 ( 2) -1.6107 ( 3) 5.0000 ( 4) 2.6212 ( 5) 2.6212 ( 6) 0.0000 ( 7) 0.0000 ( 8) -5.0000 ( 9) 0.0000 ( 10) 0.0000 ( 11) 0.0000 ( 12) 0.0000 M1 M2 M3 M4 M5 M6 MODEL Mn Mn Mp Mp Mn Mn ID 4.09E-05 4.09E-05 -4.09E-05 -4.09E-05 8.17E-05 8.26E-05 VGS 2.665 2.665 -2.379 -2.379 3.389 3.389 VDS 5.286 5.286 -2.379 -2.379 2.335 3.389 VBS -2.335 -2.335 0.000 0.000 0.000 0.000 VTH 1.000 1.000 -1.000 -1.000 1.000 1.000 VDSAT 1.665 1.665 -1.379 -1.379 2.389 2.389 GM 4.91E-05 4.91E-05 5.93E-05 5.93E-05 6.69E-05 6.92E-05 GDS 3.88E-07 3.88E-07 3.99E-07 3.99E-07 2.39E-06 7.99E-07 GMB 0.00E+00 0.00E+00 0.00E+00 0.00E+00 0.00E+00 0.00E+00 **** SMALL-SIGNAL CHARACTERISTICS V(5)/VD = 6.213D+01 INPUT RESISTANCE AT VD = 1.000D+05 OUTPUT RESISTANCE AT V(5) = 1.274D+06 Vsi tranzistorji so v področju nasičenja. Izhodna preostala napetost je V(5)= 5,286V. Osnove mikroelektronike - Zbirka vaj z rešitvami 105 b. Simulacija napetostnega ojačenja: Prenosna karakteristika (sofazna napetost Us je parameter): 4.00 2.00 Us=+2V ][Vh iz 0 U Us=+1V Us=0V -2.00 Us=-1V Us=-2V -4.00 -200m -100m 0 100m 200m VD[V] 6.00 Us=0V 4.00 ] 2.00 Ud = -42.4mV [Vh Uizh = 0V izU 0 -2.00 -200m -100m 0 100m Ud [V] Preostala vhodna napetost je Uoffset = -42mV. Kompenzacija preostale napetosti: Na invertirajoči vhod priključimo preostalo napetost Uoffset = -42,4mV. Izhodna napetost se zniža na 21mV. Ojačenje lahko odčitamo iz prenosne karakteristike ali pa uporabimo TF analizo. Rezultat TF analize pri nekompenzirani preostali napetosti: A  13 , 62 , r  , 1 27  M in pri kompenzirani: A  39 , 61 , u izh u r  , 1 25  M . izh 106 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA C.15 ANALIZA DIFERENČNEGA OJAČEVALNIKA Kolikšno je napetostno ojačenje ojačevalnika? Tok skozi M6 je 20A, k'n = 110A/V2, k'p = 50A/V2,  = 0,04V-1, Utp = -0,7V, Utn = 0,7V, hFE = 100, UDD = 5V, USS = -5V. Kolikšna je izhodna upornost? U DD M M4 3 M5 50/10 50/10 R 70/10 M 1 M 2 40/10 40/10 Q1 - + Q2 I SS M6 M7 M8 M9 U izh 10/10 60/10 20/10 100/10 U SS Rešitev: Ojačevalnik je sestavljen iz treh stopenj: 1. diferenčni ojačevalnik (M1, M2, M3, M4,M7), 2. enostopenjski ojačevalnik (M5) z aktivnim bremenom (M8) in 3. izhodni ojačevalnik (Q1, Q2, M9). 1. Analiza delovne točke: Tokovi skozi tranzistorje (vpliv napetosti UDS na razmerja tokov bomo zaradi poenostavitve analize zanemarili): I6 = 20A Iss = I7 =120A in I1 = I2 = I3 = I4 =60A , I8 = 40A, I9 = 200A, IB2 = 2A, IB1 = 0,02A. 2. Ojačenje za majhne signale: a. Diferenčni ojačevalnik (M1, M2, M3, M4,M7): W 2 ' 6 40 g  2 I   k  26010  110106 230 A  / V M 21 2 2 L n 10 2 Osnove mikroelektronike - Zbirka vaj z rešitvami 107 g  I   6010 6   04 , 0  , 2 4 A  / V M 22 2 2 n g  I   6010 6  04 , 0  , 2 4 A  / V M 22 4 4 p g 230 10 6  21 M 2 A      48  1 u g  g , 2 4 106  , 2 4 106 22 M 2 22 M 4 b. Izhodni ojačevalnik (Q1, Q2, M9): To je ojačevalnik v orientaciji s skupnim kolektorjem. Tvorita ga Q1, Q2 in tranzistor M9. Ojačenje tranzistorja v orientaciji s skupnim kolektorjem je: A  1 . u 3 UDD UDD Q1 Q Q2 hFE =hFE1 hFE 2 M9 Uizh Uizh R 100/10 h h Vhodna upornost: r  h R oziroma FE 1 FE 2 r  h h r  vhQ FE vh 1 Q FE 1 FE 2 izhM 9 g 22 M 9 g 22 M 9 g  vh 1 Q h h FE 1 FE 2 c. Enostopenjski ojačevalnik z aktivnim bremenom (M5, M8): g  I    4010 6   04 , 0  6 , 1 A  / V in g  6 , 1 A  / V M 22 5 5 n M 22 8 W 5 ' 6 70 g  2 I   k  2  40 10  50 106 167  A  / V M 21 5 5 L p 10 5 Breme tranzistorja M5 je tudi izhodna upornost M8 in vhodna prevodnost izhodne stopnje g : vh 1 Q g g 21 M 5 21 M 5 A     u 2 g g  g  g bremeM 5 22 M 5 22 M 8 vh 1 Q 108 Osnove mikroelektronike - Zbirka vaj z rešitvami Ker ima emitorski sledilnik (Q1, Q2) zelo visoko vhodno upornost, jo lahko zanemarimo: g M   21 5 167 10 6 A      52  u 2 g  g 6 , 1 106  6 , 1 106 22 M 5 22 M 8 d. Skupno ojačenje: A  A  A  A  ( ) 48  ( ) 52 1  2500 u 1 u u 2 u 3 e. Izhodna upornost: Izhodna upornost emitorskega sledilnika: Dinamična vhodna upornost rbe tranzistorja Q1 je zaradi majhnega toka v bazo zelo velika: 3. Računalniška simulacija: 1. stopnja: Au1 = -50, Iss = I7 = 129A 2. stopnja: Au2 = -59, I8 = 48A 3. stopnja: I9 = 225A, Rizh= 254 skupaj: Au = 5,94V/2mV = 2970 Uoffset = 4,25mV Tokovi so izmerjeni pri kompenzirani preostali napetosti. Glede na izračun, smo dobili višjo vrednost, ker smo pri izračunih zanemarili relativno velik . 1 uizh 4.00 1 2.00 st Uoffset = -4.25mV l 1 vo t o Delta Uvh2 = 2.00mV, Delta Uizh = 5.94V n l i 0 P zhiu -2.00 -4.00 -40.0m -20.0m 0 20.0m 40.0m vh2 in volts Osnove mikroelektronike - Zbirka vaj z rešitvami 109 VAJA C.16 ANALIZA BIPOLARNIH TOKOVNIH ZRCAL Kolikšna sta tokova I2 in I3, če so vsi tranzistorji enaki (UDD = 10V, USS = -10V, R = 50k)? UDD R I2 I3 USS Rešitev: UDD  USS  U 10  10  6 , 0 I BE    39 , 0 mA R R 50 103 I  I  mA 39 , 0 2 R I  2 I  mA 78 , 0 3 R 110 Osnove mikroelektronike - Zbirka vaj z rešitvami VAJA C.17 ANALIZA PREPROSTEGA BIPOLARNEGA OJAČEVALNIKA Kolikšno je napetostno ojačenje za majhne signale? UDD = 10V, USS = 0V, R = 5k, U0=0,6V. U0 je enosmerna prednapetost, ki zagotavlja, da leži delovna točka T1 v linearnem področju. Earlijeva napetost za NPN in PNP je U = 100V. Ali je ojačenje odvisno od toka A delovne točke? UDD T3 T4 Uizh T1 R T2 Uvh U0 USS Rešitev: 1. Analiza delovne točke (tokovi skozi tranzistorje) Ker sta T3 in T4 enaka, je I  I  I  I cT 1 cT 3 cT 4 R UDD  USS  U 2 10  0  2  6 , 0 I BE    76 , 1 mA R R 5 103 2. Analiza ojačenja za majhne signale g g 21 T 1 21 T 1 A     u 2 g g  g breme 1 T 22 T 1 22 T 3 3   I 76 , 1 10 3  I 76 , 1 10 1    g cT 1    6 , 17 A  / V g cT , 70 4 mA / V T 22 1 T 21 1 3  U 100 kT / q 25 10 AT 1 I 76 , 1 10 3  g cT 3    6 , 17 A  / V T 22 3 U 100 AT 3 , 70 4 10 3  A     2000 u 2 6 , 17 106  6 , 17 106 Izraz lahko izpeljemo še dalje in ugotovimo, da je napetostno ojačenje neodvisno od toka ICT1: I cT   1   kT / q 1  1  1  1  A          2000  u 2 I I   cT cT kT q    1 1 / 1 1 25 10 3  01 , 0 01 , 0      U U U U AT AT  AT AT  1 2 1 2 Osnove mikroelektronike - Zbirka vaj z rešitvami 111 VAJA C.18 STABILIZIRAN NAPETOSTNI VIR V eni zmed prejšnjih vaj smo projektirali delilnik napetosti, ki ga lahko uporabimo kot preprost napetostni referenčni vir. S simulatorjem določi občutljivost delilnika na spremembo napajalne napetosti in temperature. Uporabljena je 0,8m tehnologija (podatki so v prilogi). Udd=5V M 0,8um/2um 3 M 2 0,8um/2um M UR=1,526V 0,8um/4um 1 Rešitev: Občutljivost UR na spremembo napajalne napetosti Udd: Če poznamo določeno karakteristiko, lahko izračunamo ustrezno občutljivost kar iz grafa. Napravimo 1 ur DC analizo: v vezju spreminjamo UDD in izrišemo UR. 4.00 3.00 1 Delta Udd = 1V, Delta UR = 0,309V ]V[ R 2.00 U 1.00 0 1.00 3.00 5.00 7.00 9.00 Udd[V ] 112 Osnove mikroelektronike - Zbirka vaj z rešitvami UR  309 , 0 S UR    V 309 , 0 / V oziroma Udd U  dd 1  UR Udd 309 , 0 5 S UR     % 1 / % Udd  Udd UR 1 1,526 Delilnik je zelo občutljiv na spremembo napajalne napetosti, saj 1% povečanje Udd povzroči 1% povečanje UR. Občutljivost UR na spremembo temperature: Temperaturo dvignemo za 1 stopinjo in s simulatorjem izračunamo spremembo UR: \Simulacije\R_delilnik_C1\Delilnik2.cir OP *#save V(1)@M1[id] @M1[p] V(2) V(3) @M2[id]@M2[p] M3[id] *#save @M3[p] @VDD[i] @VDD[p] *#alias ur *#op *#show all : all *#showmod all : all .OPTIONS Temp=28 M1 1 1 0 0 MN_08 L=4u W=0.8u M2 1 1 2 3 MP_08 L=2u W=0.8u M3 2 2 3 3 MP_08 L=2u W=0.8u VDD 3 0 DC=5 .MODEL MP_08 PMOS Level=1 CGBO=700P CGDO=220P CGSO=220P + CJ=560U CJSW=350P GAMMA=0.57 KP=50U LAMBDA=0.05 + LD=0.014U MJ=0.5 MJSW=0.35 PHI=0.8 TOX=14N VTO=-0.7 .MODEL MN_08 NMOS Level=1 CGBO=700P CGDO=220P CGSO=220P + CJ=770U CJSW=380P GAMMA=0.4 KP=110U LAMBDA=0.04 + LD=0.016U MJ=0.5 MJSW=0.38 PHI=0.7 TOX=14N VTO=0.7 .END Node Voltage *** V( 3 ) 5.000000e+000 V( 2 ) 3.442552e+000 V( 1 ) 1.526594e+000 UR = 1,526589V pri 27°C in 1,526594V pri 28°C UR  1 5   10 6 1 S UR     3 , 3   10 6 / C   3 , 3 ppm / C  oziroma T T  UR 1 1,526  UR T 5 10 6  27 S UR     85 , 8 105% / % T  T UR 1 1,526 Dobili smo nerealno nizko vrednost občutljivosti. Vzrok je v preveč poenostavljenem modelu MOS tranzistorjev. Če bi uporabili izboljšan model (LEVEL =3), bi dobili popolnoma drugačne oziroma bolj realne rezultate: -48ppm/°C. CMOS delilnik je zelo slab vir referenčne napetosti, saj je zelo občutljiv predvsem na spremembo napajalne napetosti in temperature. Osnove mikroelektronike - Zbirka vaj z rešitvami 113 VAJA C.19 PROJEKTIRANJE SC UPORA Projektiraj SC upor, ki naj ima povprečno vrednost 2,5M. Podatki: UDD= 5V, USS = -5V fc = 100 kHz, Ua = 5V, T = 10s 0,8m tehnologija Va = 1V, Vb = 0V   T=100s a b  + + C  Va Vb T=10s Rešitev: 1 1 C    4 pF f  R 100 103  5 , 2 106 C ab Simulac SC_u i pja vez or_1. j d a w g X1 P1_0_80um_L1 Vf1 Vf2 IC tehnologija Fi1 Fi2 UDD USS GND X2 X3 V2 W = 1u 3 4 W = 1u L = 1u Vc L = 1u Vss a b 1 Va Vss C1 Vss Vb Vss 1 4p 0 -5 Uab  SC upor se nahaja med priključkoma a in b. Meritev upornosti izvedemo tako, da na priključek a priključimo enosmerni napetostni vir z napetostjo 1V, na priključek b pa z Vb=0 ustvarimo kratek stik na maso. Nato merimo povprečni tok, ki teče iz Va v SC upor: uab Va R   ab iab ia 114 Osnove mikroelektronike - Zbirka vaj z rešitvami 1 fi1 2 fi2 10.0us 6.00 13.0 2.00 9.00 s s t t l l 1 1 o o t v v o l -2.00 5.00 n n i i P 1 2 i i f f -6.00 1.00 2 Delta t = 1.00us -10.0 -3.00 15.0u 25.0u 35.0u 45.0u 55.0u time in seconds C:\Users\Tomaz\Desktop\SC_upor\SC_upor_1.cir/Config 1/Setup1 *#save V(1) @C1[i] @C1[p] V(3) V(a) V(4) @Vf1[i] @Vf1[p] *#save @Vf2[i] @Vf2[p] V(b) @Va[i] @Va[p] V(Vss) @Vss[i] @Vss[p] *#save @Vb[i] @Vb[p] *#alias fi1 v(3) *#alias vc v(1) *#alias fi2 v(4) *#alias v2 v(a) *#alias uab (v(a) - v(b)) .TRAN 0.01u 50u 10u 0.01u .OPTIONS acct .PRINT TRAN Fi1 .PRINT TRAN Vc .PRINT TRAN Fi2 .PRINT TRAN V2 .PRINT TRAN Uab C1 1 0 4P M2 1 3 A VSS MN W=1U L=1U M1 B 4 1 VSS MN W=1U L=1U VSS VSS 0 DC=-5 VF1 3 0 PWL 0 0 0.5U 0 1U 5 4.0U 5 4.5U 0 10U 0 R VF2 4 0 PWL 0 0 5.5U 0 6U 5.00 9U 5 9.5U 0 10U 0 R VA A 0 DC=1 VB B 0 DC=0 .MODEL MN NMOS LEVEL=1 VTO=0.7 KP=110U GAMMA=0.4 LAMBDA=0.04 + PHI=0.7 MJ=0.5 MJSW=0.38 CGBO=700P CGSO=220P CGDO=220P CJ=770U + CJSW=380P LD=0.016U TOX=14N .END Osnove mikroelektronike - Zbirka vaj z rešitvami 115 1 fi1 3 ia 60.0u 5.60 40.0u 1.60 s 1 er st e l 1t p ov ol m 20.0u P a n -2.40 i ni 1i f ia 0 -6.40 3 -20.0u -10.4 15.0u 25.0u 35.0u 45.0u 55.0u time in seconds Za določitev povprečne vrednosti toka v Intuscopu uporabimo tipko a. uab Va 1000 mV R     2,5 M ab iab ia 400, 02 nA 116 Osnove mikroelektronike - Zbirka vaj z rešitvami Osnove mikroelektronike - Zbirka vaj z rešitvami 117 D. DODATEK 1. 0,8 μm cmos tehnologija 2. Označevanje mask 3. Faktor oblike za upore 4. Zgled projekta 118 Osnove mikroelektronike - Zbirka vaj z rešitvami Osnove mikroelektronike - Zbirka vaj z rešitvami 119 1. 0,8 ΜM CMOS TEHNOLOGIJA Tabela 1 Tipični podatki za 0,8 μm tehnologijo (Si substrat n-otoki CMOS)12 Parameter NMOS PMOS enota Ut 0,7±0,15 -0,7±0,15 V k' (v nasičenju) 110±10% 50±10% μA/V2  0,4 0,57 V  0,04 (L=1 μm) 0,05 (L=1 μm) V-1 0,01 (L=2 μm) 0,01 (L=2 μm) V-1 2|ΦF| 0,7 0,8 V Poenostavljen SPICE model: .MODEL MN NMOS Level=1 CGBO=700P CGDO=220P CGSO=220P + CJ=770U CJSW=380P GAMMA=0.4 KP=110U LAMBDA=0.04 LD=0.016U + MJ=0.5 MJSW=0.38 PHI=0.7 TOX=14N VTO=0.7 .MODEL MP PMOS Level=1 CGBO=700P CGDO=220P CGSO=220P + CJ=560U CJSW=350P GAMMA=0.57 KP=50U LAMBDA=0.05 LD=0.014U + MJ=0.5 MJSW=0.35 PHI=0.8 TOX=14N VTO=-0.7 2. OZNAČEVANJE MASK polikristalni silicij kontakt med kovino in površino maska za aktivno področje kontakt med kovino in polisilicijem oziroma za difuzijo kovina p oziroma n otok Slika 1: Označevanje mask, ki je bilo uporabljeno v tej zbirki vaj 12 P. E. Allen, D. R. Holberg: " CMOS Analog Circuits Design" ,Oxford University Press, New York 2002, 2. Izdaja. 120 Osnove mikroelektronike - Zbirka vaj z rešitvami 3. FAKTOR OBLIKE ZA UPORE W1 W2 W1 W W2 W L 1 W W2 W W W 1 2 1 W1 W1 W1 W2 W a b c d e Slika 2: Najbolj pogosti uporovni segmenti. Tok teče med črtkanima stranicama v katerokoli smer. Tabela 2: Približne vrednosti faktorja13 kR za najbolj pogoste segmente s slike 2. Najmanjši pogrešek je pri segementu a. segment W2/W1 kR a - L/W b 1 1 b 1,5 2,1 b 2 2,25 b 3 2,5 b 4 2,65 c 1 2,5 c 1,5 2,55 c 3 2,75 d - 0,5 e 1,5 1,45 e 2 1,8 e 3 2,3 e 4 2,65 k =0.5-0.9 k   R R Slika 3: Faktor kR za kontakte 13 M. Horowitz, R.W. Dutton: Resistance Extraction from Mask Layout Data, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (Volume: 2 , Issue: 3 , julij, 1983. Osnove mikroelektronike - Zbirka vaj z rešitvami 121 4. STRUKTURA IN ZGLED PROJEKTA Navodila za potek projekta 1) Analiziraj zahteve. Po potrebi napravi sintezo in nato projektiraj vezje. Najprej določi strukturo nato pa še dimenzije. 2) Preveri pravilnost načrtovanja s simulacijo in nominalnimi vrednostmi - uporabi enostavne modele elementov 3) Preveri pravilnost načrtovanja s simulacijo in nominalnimi vrednostmi - uporabi kompleksne modele elementov. Če si uporabil poseben skript, ga dodaj k poročilu. 4) Izvedi ogliščno analizo 5) Načrtaj geometrijsko strukturo 6) Preveri geometrijsko strukturo Struktura poročila NASLOV PROJEKTA 1. ZAHTEVE 1.1 Funkcionalne zahteve 1.2 Opis vezja na kontekstnem nivoju 1.3 Druge zahtevane lastnosti 1.4 Omejitve in tehnologija 2 DOLOČITEV STRUKTURE VEZJA 3 PREVERJANJE LASTNOSTI KOMPLETNEGA VEZJA S PREPROSTIMI MODELI 3.1 Kompletna shema 3.2 Preverjanje funkcionalnosti in drugih lastnosti z nominalnimi vrednostmi parametrov 4 PREVERJANJE LASTNOSTI KOMPLETNEGA VEZJA S KOMPLEKSNIMI MODELI 4.1 Preverjanje z nominalnimi vrednostmi 4.2 Ogliščna analiza 4.3 Uporabljeni skripti 5 NAČRTOVANJE GEOMETRIJSKE STRUKTURE 5.1 Geometrijska struktura 5.2 Poročilo o preverjanju skladnosti z načrtovalskimi pravili 122 Osnove mikroelektronike - Zbirka vaj z rešitvami Zgled projekta Predmet: OSNOVE MIKROELEKTRONIKE Projekt štev. 2: Načrtovanje decizijskega logičnega vezja Ime in priimek: Ivo Koren, VS 3. letnik, datum: 19.10.2018 KAZALO 1 ZAHTEVE ........................................................................................................................ 123 1.1 Funkcionalne zahteve ...................................................................................................... 123 1.1 Opis vezja na kontekstnem nivoju.................................................................................. 123 1.2 Opis in položaj priključkov ............................................................................................... 123 1.3 Druge zahtevane lastnosti ............................................................................................... 123 1.4 Omejitve in tehnologija ................................................................................................... 123 1.5 Navodila za preverjanje kompletnega vezja ................................................................... 124 2 DOLOČITEV STRUKTURE VEZJA ....................................................................................... 124 2.1 Dimenzioniranje vhodnega invertorja (tranzistorji: X7, X10) .......................................... 125 2.2 Projektiranje osrednjega dela (tranzistorji: X1, X6, X4, X3) ............................................ 126 2.3 Projektiranje izhodnega CMOS invertorja (tranzistorji: X2, X3) ...................................... 127 3 PREVERJANJE LASTNOSTI KOMPLETNEGA VEZJA S PREPROSTIMI MODELI ........................ 128 3.1 Kompletna shema ........................................................................................................... 128 3.2 Preverjanje funkcionalnosti ............................................................................................ 129 3.3 Izhodna upornost ............................................................................................................ 129 3.4 Preklopna napetost ......................................................................................................... 129 3.5 Hitrost .............................................................................................................................. 130 4 PREVERJANJE LASTNOSTI KOMPLETNEGA VEZJA S KOMPLEKSNIMI MODELI .................... 131 4.1 Preverjanje z nominalnimi vrednostmi ........................................................................... 131 4.2 Ogliščna analiza ............................................................................................................... 131 4.3 Uporabljeni skripti ........................................................................................................... 132 5 NAČRTOVANJE GEOMETRIJSKE STRUKTURE .................................................................... 132 5.1 Geometrijska struktura ................................................................................................... 132 5.2 Poročilo o preverjanju skladnosti z načrtovalskimi pravili .............................................. 133 Osnove mikroelektronike - Zbirka vaj z rešitvami 123 1 ZAHTEVE 1.1 Funkcionalne zahteve Logični gradnik naj izvede naslednjo funkcijo: 𝑄 = 𝑋1𝑋̅2 + 𝑋3. Gradnik naj bo realiziran v obliki standardne celice, katere osrednji del je sestavljen samo iz NMOS tranzistorjev, ki imajo NMOS ali PMOS aktivna bremena, na izhodu pa naj ima CMOS invertor, ki določa izhodno upornost. Sam izberi višino celice in položaj priključkov. 1.1 Opis vezja na kontekstnem nivoju Kontekstni_nivo.dwg Kontekstni_nivo.dwg x1 x1 2 x2 standardna celica: Q=Uizh VDD x3 x2 Q=x1/ s x2 t + a x n 3 2 dardna celica: Q=Uizh VDD x3 Q=x1/x2+x3 1.2 Gnd Opis in položaj priključkov Napajalna napetost in masa: nivo kovina. Vhodi (x1, x2, x3) in izhodi (Q): nivo poly. Fizicni polozaj x1 x2 x3 Q=Uizh Udd Udd standardna celica: Q=x1/x2+x3 Gnd Gnd 1.3 Druge zahtevane lastnosti  Izhodna upornost pri logični ničli Rizh (0) ≤ 300 Ω  Preklopna napetost: UT ≤ Udd/3  Zakasnitev tp < 1S 1.4 Omejitve in tehnologija  Udd⁰ = 5V (Udd min = 4,5V, Udd.max = 5,1V )  T⁰ = 27 ⁰C, Tmax. = -50 ⁰C, Tmin. = -50 ⁰C 0,8 µm tehnologija, N- well. V knjižnici je označena kot P3. Poenostavljen načrtovalski model (P3_0_8um_L1): 1) NMOS: 𝑈𝑡𝑛 = 0.8 𝑉, 𝑘′𝑛 = 70𝑢𝐴/V2, 𝜆𝑛 = 0,03𝑉−1 , 2) PMOS:, 𝑈𝑡𝑝 = −0.7 𝑉, 𝑘′𝑝 = 35𝑢𝐴/V2, 𝜆𝑝 = 0,09𝑉−1 124 Osnove mikroelektronike - Zbirka vaj z rešitvami 1.5 Navodila za preverjanje kompletnega vezja 1) Pri simulaciji uporabi poenostavljen model P3_0_8um_L1 z nominalnimi vrednostmi. o Preveri funkcionalnost in izpolnjevanje drugih zahtev. Izberi najmanj eno vhodno kombinacijo, ki bo povzročila preklop kompletnega vezja. o Pri meritvi zakasnitev na izhod priključi model bremena (Rb=200K, Cb=50pF). 2) Ponovi točko 1, tokrat s kompleksnim modelom P3_0_8um_TC. 3) Izberi najmanj eno lastnost in z ogliščno analizo preveri ali ustreza zahtevam. Uporabi modele P3_0_8um_FF, P3_0_8um_FS, P3_0_8um_SF, P3_0_8um_SS. Ne pozabi na variacijo napajalne napetosti in temperature. 2 DOLOČITEV STRUKTURE VEZJA S pomočjo sinteze smo dobili naslednjo strukturo. Ker so tranzistorji označeni z X, so imena vhodov preimenovana iz xi v bi. Datoteka: Sinteza.dwg UDD Sinteza.dw g X8 UDD Uss P3_0_8um_L1 X2 IC tehnologija MP X1 UDD USS MP G ND Vss 0 UDD UDD UDD 5 3 Uizh 2 Uss Uss X7 X6 Uss MN MN X3 b1 MN b3 Uss b1 b2 b3 4 b2 X5 Uss 1 MN Vb1 Vb2 Vb3 X10 MN Uss X4 MN Uss Izhodni inverter Vhodni inverter Osrednji del Osnove mikroelektronike - Zbirka vaj z rešitvami 125 2.1 Dimenzioniranje vhodnega invertorja (tranzistorji: X7, X10) UDD X1 UDD Uss P3_0_8um_L1 IC tehnologija UDD USS GND Vss Uss 0 VDD X7 5 Vhodni_invertor.dwg MN W = 0.8u L = 2.4u Uizh 4 b2 b2 Vh2 Uss Vb2 X10 5 MN W = 5.6u L = 0.8u Uss Zahteve: 𝑈𝑇 ≤ 𝑈𝑑𝑑 = 1,7V 3 Dimenzioniranje: 𝛥𝑈 4,2 𝑉 − 1,7 𝑉 𝐴 𝑖𝑧ℎ 𝑢 > | | = | | = |−𝟐, 𝟖| 𝛥𝑈 𝑣ℎ 0,8 𝑉 − 1,7 𝑉 Izberem: 𝐴𝑢 = −4 𝐴 2 𝑢 = −√𝛽𝑅 → 𝛽𝑅 = 𝐴𝑢 = (−4)2 = 16 Ma  X10 in Mb  X7 Izberem tok, ki teče, ko je na izhodu logična ničla: 𝐼𝐷𝑆𝑚𝑎𝑥 ≤ 250𝑢𝐴 𝑊𝑏 X7: = 𝐼𝐷𝑆 = 250·10−6 = 0,40 𝐿𝑏 𝑘′𝑛·(𝑈 70·10−6·(5−0.8)2 2 𝐺𝑆𝑛−𝑈𝑡𝑛)2 2 𝑊7 𝑊𝑏 𝟎, 𝟖µ𝒎 = = 𝐿7 𝐿𝑏 𝟐, 𝟒µ𝒎 𝛽𝑅 = 𝑊𝑎/𝐿𝑎 → 𝑊𝑎 = 𝛽𝑅𝑊𝑏 = 16 · 0,4 = 6,4 ≈ 7; 𝑊𝑏/𝐿𝑏 𝐿𝑏 𝐿𝑏 𝑊 X10: 10 = 𝑊𝑎 = 𝟓,𝟔µ𝒎 𝐿10 𝐿𝑎 𝟎,𝟖µ𝒎 Uizh_max  4,3V Simulacija: 1. Maksimalni tok: simulacija = 143 A, (OP analiza). Zahtevano: 𝐼𝐷𝑆𝑚𝑎𝑥 ≤ 250𝑢𝐴). 126 Osnove mikroelektronike - Zbirka vaj z rešitvami 2. Preklopna napetost: Simulacija: UT = 1,3V (DC analiza). Zahtevano: UT  1,7V. Teoretična analiza: UT = 1,7V. 3. Maksimalna napetost na izhodu: Uizh_max = 3,4V 1 uizh10 4.00 3.00 stl vo x = 1.27 volts, y = 1.27 volts 1t ni o l 2.00 0 P 1 zhiu 1.00 0 1 500m 1.50 2.50 3.50 4.50 vb2 in volts Slika 1: Prenosna funkcija vhodnega NMOS invertorja 2.2 Projektiranje osrednjega dela (tranzistorji: X1, X6, X4, X3) UDD X8 UDD Uss P3_0_8um_L1 X1 MP IC tehnologija W = 0.8u L = 2.4u Sre dnji_de l.dwg UDD USS UDD GND Vss 0 2 VDD Uizh 5 X6 MN W = 11.2u Uss L = 0.8u b1 b3 Uss b1 b2 b3 X5 1 b2 MN Vb1 Vb2 Vb3 W = 5.6u 5 0 0 Uss L = 0.8u X4 MN W = 11.2u L = 0.8u Uss Glede na strukturo vezja so možne tri preklopne karakteristike: Oznaka Vh. vrednosti Opomba karakteristike b1 b2 b3 DC0 0 0 0 ne prevaja: x6 , x5, x4 Začetno stanje DC1 0 0 1 Prevaja x5 ne prevaja: x6 ali x4 DC2 1 1 0 Prevaja x6, x4 ne prevaja: x5 DC3 1 1 1 Prevaja x4, x6, x5 Osnove mikroelektronike - Zbirka vaj z rešitvami 127 Za osnovo vzamemo kar dimenzije vhodnega NMOS invertorja. 𝑊 𝑊 X1: = 𝟎,𝟖µ𝒎, X5= X6 = X4: = 𝟓,𝟔µ𝒎 𝐿 𝟐,𝟒µ𝒎 𝐿 𝟎,𝟖µ𝒎 Pri teh dimenzijah bo najbolj neugoden primer (največja preklopna napetost) preklop iz začetnega stanja DC0 v stanje DC2. Takrat bosta prevajala zaporedno vezana X4 in X6 in se bo zaradi tega zmanjšala 𝛽𝑅. Zato ustrezno povečam širino: 𝑊 X6 = X4: = 𝟏𝟏,𝟐µ𝒎 𝐿 𝟎,𝟖µ𝒎 Uizh_max  4,3V Simulacija: 1. Preklopna napetost: Simulacija karakteristike pri prehodu iz DC0 v DC2: UT = 1,1V (DC analiza). Zahtevano: UT  1,7V. 2. Uizh_max= 3,6V 2.3 Projektiranje izhodnega CMOS invertorja (tranzistorji: X2, X3) 𝑈𝑣ℎ𝑚𝑎𝑥 = 4,3𝑉 𝑊3 𝑊 1 1 = 𝑛 = = ≥ 14 𝐿3 𝐿𝑛 𝑅𝑂𝑁 · 𝑘′𝑛 · (𝑈𝐺𝑆𝑛 − 𝑈𝑡𝑛) 300𝛺 · 70 · 10−6 𝐴 𝑉2 · (4,3𝑉 − 0.8𝑉) 𝑊 Izberem 3 = 25 𝐿3 𝑊3 22 20,0µ𝑚 = = 𝐿3 1 0,8µ𝑚 𝑈𝐷𝐷+𝑈𝑡𝑝+𝑈𝑡𝑛·√𝛽𝑅·𝑘′𝑛 𝑈 𝑘′𝑝 𝑇 = → 1+√𝛽𝑅·𝑘′𝑛 𝑘′𝑝 2 ' 2 2 k   U  U  U   T DD t p p 35 A / V   1,7  5  0 ,7          4 ,2    4 ,2 R ' 2   R k U  U 70  A / V n T t   1,7  0 ,8   n  𝑊𝑛 𝑊𝑛 𝛽 𝐿𝑛 𝐿𝑛 𝑅 = → 𝑾𝟐 = 𝑊𝑝 = = 18 = 4,3 = 𝑊𝑝 < 4,3 𝑊  𝑾𝟐 𝑝 𝑳𝟐 𝐿𝑝 𝛽𝑅 4,2 𝑳𝟐 𝐿𝑝 𝐿𝑝 W2 W 3,2µm = p = 4 ≈ L2 Lp 0,8µm 128 Osnove mikroelektronike - Zbirka vaj z rešitvami Meritev izhodne upornosti: UDD X1 X2 UDD Uss P3_0_8um_L1 MP W = 3.2u IC tehnologija Izhodni_invertor.dwg L = 0.8u UDD USS 3 UDD GND V3 VDD Vvh Uizh 5 Vb1 2 Von 4.3 0.1 X3 Uss MN W = 20.0u L = 0.8u Uss Simulacija: 1. Preklopna napetost: Simulacija: UT = 1,5V (DC analiza), zahtevano: UT  1,7V. 2. Izhodna upornost pri logični ničli: Rizh(0) = 0,1V/606A = 165 (OP analiza), zahtevano: Rizh (0) ≤ 300 Ω 3 PREVERJANJE LASTNOSTI KOMPLETNEGA VEZJA S PREPROSTIMI MODELI 3.1 Kompletna shema UDD Kom pletno_vezje.dw g X8 UDD Uss P3_0_8um_TC X2 IC tehnologija X1 MP MP UDD USS W = 3.2u W = 0.8u G ND L = 0.8u Vss X7 L = 2.4u 0 MN VDD UDD UDD W = 0.8u 5 Uizh L = 2.4u 3 X6 2 MN Uss Uss W = 11.2u Uss L = 0.8u b1 X3 MN VX1 VX2 VX3 W = 20.0u b3 L = 0.8u X4 Uss b1 b2 b3 4 MN b2 X5 Uss 1 W = 11.2u Vb2 MN Vb1 Vb3 0 X10 L = 0.8u W = 5.6u 0 0 MN Uss L = 0.8u W = 5.6u L = 0.8u Vhodna kom binacija: DC2 Uss Izhodni inverter Vhodni inverter Osrednji del Osnove mikroelektronike - Zbirka vaj z rešitvami 129 3.2 Preverjanje funkcionalnosti Pričakovani rezultati in dejanski rezultati: Oznaka vh. X3 X2 X1 𝑄 = 𝑋1𝑋̅2 + 𝑋3 Q dejanski kombinacije I_1 0 0 0 0 0 I_2 0 0 1 1 1 I_3 0 1 0 0 0 I_4 0 1 1 0 0 I_5 1 0 0 1 1 I_6 1 0 1 1 1 I_7 1 1 0 1 1 I_8 1 1 1 1 1 Simulacija: 1 vx2 2 vx1 3 vx3 4 uizh Pri simulaciji je uporabljen preprost načrtovalski model MOS tranzistorjev P3_0_8um_L1. 39.8 30.0 20.2 9.60 x1 2 29.8 20.0 10.2 0 x2 1 st s s s l t t t l l l 1 vo t vo vo vo o n l i 19.8 n i 10.0 ni 0 ni -10.4 p zhiu vx3 vx2 vx1 x3 3 9.80 0 -9.80 -20.4 Q 4 0 -10.0 -19.8 -30.4 500u 1.50m 2.50m 3.50m 4.50m time in seconds Slika 2: Preverjanje logične funkcije 3.3 Izhodna upornost Izhodna upornost pri logični ničli: Rizh(0) = 0,1V/605A = 165 (OP analiza), zahtevano: Rizh (0) ≤ 300 Ω 3.4 Preklopna napetost 1 uizh 1 4.50 Uv h = 1.08V 3.50 stl 1 vo t o n l i 2.50 P zhiu 1.50 500m 500m 1.50 2.50 3.50 4.50 vb1 in volts Slika 3: Preklopna napetost in prenosna karakteristika Pri prehodu iz I_1 v I_6 je preklopna napetost UT = 1,1V, ), zahtevano: UT ≤1,7V 130 Osnove mikroelektronike - Zbirka vaj z rešitvami 3.5 Hitrost UDD Kompletno_v ezj e_hitrost.dwg X8 UDD Uss P3_0_8um_L1 X2 IC tehnologija X1 MP MP UDD USS W = 3.2u W = 0.8u GND L = 0.8u Vss X7 L = 2.4u 0 MN UDD UDD UDD W = 0.8u 5 Uizh 3 L = 2.4u X6 2 Uss MN Uss W = 11.2u Uss Rb Cb L = 0.8u X3 X1 200k 50p MN W = 20.0u L = 0.8u Uss X4 Uss 4 MN X5 Uss 1 W = 11.2u MN Model bremena X10 L = 0.8u W = 5.6u MN Uss L = 0.8u VX1 W = 5.6u L = 0.8u X1 Uss Vb1 Izhodni inv erter Vhodni inv erter Osrednj i del 1 uizh 2 vx1 3 uizh#1 4 vx1#1 17.0 9.00 13.0 5.00 st s l tl o o v v ni n i 1 t h o z l i 9.00 1.00 P u vx1 , , 2 4 1 1 # # TpLH = 97.0ns tpHL= 60.8ns h 1 z x i v u 5.00 -3.00 1.00 -7.00 1 3 500n 900n 1.30u 1.70u 2.10u time in seconds Slika 4: Povprečna zakasnitev pri prehodu iz I_1 v I_8 je: 𝒕𝒑 = 𝒕𝒑𝑳𝑯+𝒕𝒑𝑯𝑳 = 𝟗𝟕𝒏𝒔+𝟔𝟏𝒏𝒔 = 𝟕𝟗𝒏𝒔 𝟐 𝟐 Osnove mikroelektronike - Zbirka vaj z rešitvami 131 4 PREVERJANJE LASTNOSTI KOMPLETNEGA VEZJA S KOMPLEKSNIMI MODELI 4.1 Preverjanje z nominalnimi vrednostmi 1) Izhodna upornost pri logični ničli: Rizh(0) = 0,1V/509A = 196 (OP analiza), zahtevano: Rizh (0) ≤ 300 Ω 2) Preklopna napetost pri prehodu iz I_1 v I_6 je UT = 0,9V, zahtevano: UT ≤1,7V. 3) Zakasnitev: Zakasnitev pri prehodu iz I_1 v I_8 je tp=79ns, zahtevano tp < 1S. 4.2 Ogliščna analiza Ogliščna analiza za lastnost Rizh: izhodna upornost pri logični ničli. Zahtevano: Rizh (0) ≤ 300 Ω. Oglišča Lastnost NMOS* PMOS* Ubat(V) T(⁰C) Rizh(Ω) Opomba T T 5 20 196 Nominalne vrednosti 1 F F 4,5 -50 144 2 F F 4,5 50 203 3 F F 5,1 -50 134 4 F F 5,1 50 187 5 S F 4,5 -50 175 6 S F 4,5 50 250 7 S F 5,1 -50 160 8 S F 5,1 50 229 9 F S 4,5 -50 148 10 F S 4,5 50 208 11 F S 5,1 -50 135 12 F S 5,1 50 191 13 S S 4,5 -50 179 14 S S 4,5 50 257 15 S S 5,1 -50 164 16 S S 5,1 50 234 Opomba *: T- typical (nomial) values - model tipičnega tranzistorja, F: fast - model hitrega tranzistorja, S: slow – model počasnega tranzistorja. Rizh v vseh ogliščih ustreza zahtevi: Rizh (0) ≤ 300 Ω. 132 Osnove mikroelektronike - Zbirka vaj z rešitvami 4.3 Uporabljeni skripti **** Skript za ogliščno analizo ***** VDD min TEMP min alter @vdd[DC]=4.5 set TEMP = -50 op Rizh = -V(2)/I(Von) Print Rizh ****** VDD min TEMP max alter @vdd[DC]=4.5 set TEMP = 50 op Rizh = -V(2)/I(Von) Print Rizh ***** VDD max TEMP min alter @vdd[DC]=5.1 set TEMP = -50 op Rizh = -V(2)/I(Von) Print Rizh ****** VDD max TEMP max alter @vdd[DC]=5.1 set TEMP = 50 op Rizh = -V(2)/I(Von) Print Rizh 5 NAČRTOVANJE GEOMETRIJSKE STRUKTURE 5.1 Geometrijska struktura Osnove mikroelektronike - Zbirka vaj z rešitvami 133 5.2 Poročilo o preverjanju skladnosti z načrtovalskimi pravili 134 Osnove mikroelektronike - Zbirka vaj z rešitvami Document Outline Osnove_mikroelektronike–zbirka_vaj_z_resitvami_po_teh_recenziji_4_dec_2019.pdf Zgled_projekta_Osnove_mikroelektronike