

SIMULACIJA OBNAŠANJA SC SIGMA-DELTA MODULATORJEV V ČASOVNI DOMENI Z UPOŠTEVANJEM NEIDEALNOSTI

Dušan Prelog, Janez Stergar, Bogomir Horvat

Univerza v Mariboru, Fakulteta za elektrotehniko, računalništvo in informatiko,
Maribor, Slovenija

Ključne besede: Sigma-Delta modulator, modeliranje, neidealnosti, SC, simulacija, MATLAB, SIMULINK.

Izvleček: V prispevku je predstavljen kompleten nabor modelov v programskem orodju SIMULINK, s katerim je mogoča izčrpna simulacija poljubnega SC¹ Sigma-Delta ($\Sigma\Delta$) modulatorja v časovni domeni. Predlagan nabor modelov zajema večji del neidealnosti $\Sigma\Delta$ modulatorja: podrtavanje vzorčevalnega signala, preklonni termični šum in neidealnosti operacijskega ojačevalnika (beli šum, končno ojačanje, pasovno širino, izhodno odzivnost² in napekost nasičenja³). Naštete neidealnosti so obravnavane ločeno, njihov vpliv je demonstriran na primeru simulacije nizkoprepustnega SC $\Sigma\Delta$ modulatorja 2. reda.

Time-domain Behavioral Simulation of SC Sigma-Delta Modulators Considering Non-idealities

Key words: Sigma-Delta modulator, modeling, non-idealities, switched-capacitor, simulation, MATLAB, SIMULINK.

Abstract: Sigma-Delta ($\Sigma\Delta$) modulators are the most suitable A/D converters for low-frequency, high resolution applications, considering their inherent linearity, reduced anti-aliasing filtering requirements and robust analog implementation. A typical block diagram of an oversampling $\Sigma\Delta$ A/D converter consists of anti-aliasing filter, modulator and decimator (figure 1). Anti-aliasing filter eliminates the spectral components from the input signal above half the sampling frequency. To shape the quantization noise, the input signal is highly oversampled and quantized. Oversampling reduces the noise uniformly while noise shaping additionally pushes the noise out of the band of interest. The decimator then filters all the components out of the signal band and reduces the sampling frequency. The result is a signal coded with a large number of bits at Nyquist rate.

A significant problem in the design of $\Sigma\Delta$ modulators in practice is the estimation of their performance, since they are mixed-signal nonlinear circuits. Typically, large set of parameters have to be optimized, including the performance of the building blocks, in order to achieve the desired SNR or SNDR. Due to the inherent nonlinearity of the $\Sigma\Delta$ modulator loop, the performance optimization has to be carried out with behavioral time-domain simulations /2/. Therefore, a complete set of SIMULINK models will be presented, which allow exhaustive behavioral simulations of an arbitrary $\Sigma\Delta$ modulator, taking most of the non-idealities, such as sampling jitter, switches thermal noise and operational amplifier non-idealities (white noise, finite gain, finite bandwidth, slew-rate and saturation voltages) into account. Each of the models is presented and described. Using the presented building blocks, the simulation of any SC $\Sigma\Delta$ modulator is possible.

The basic concept of the proposed simulation environment is the evaluation of the output samples from their ideal values. The overall performance of the $\Sigma\Delta$ modulator is evaluated in the frequency domain after proper Fast Fourier Transform of the output samples.

Simulations were carried out on a classical II. order SC low-pass $\Sigma\Delta$ modulator architecture. We performed several simulations (figure 3), where only the non-idealities of the first integrator of the modulator were considered, since their effects are not attenuated by the noise shaping /2/. The simulation parameters used are summarized in table 2 and do correspond to audio standards. For audio performance, a minimum SNDR of 96 dB is required. In table 3 the SNDR with the corresponding resolution in bits of the ideal modulator is compared with results of the ideal modulator and the case when only one single non-ideality at a time and all non-idealities are introduced. In figure 11 the PSD of the ideal modulator is presented, while figures 12 and 13 compare the PSD at the output of the ideal modulator when two of the most significant non-idealities were taken into consideration. The output signal spectra show that thermal noise increases the in-band noise floor while the slew-rate produces harmonic distortion.

1 Uvod

$\Sigma\Delta$ modulacije ne moremo uvrstiti med novejšje modulatorske postopke. Predstavlja tehnologijo iz 70-tih let, katere razmah je bil pogojen šele z nedavnimi tehnološkimi inovacijami na področju digitalnega avdia in telekomunikacij.

Nizkoprepustne $\Sigma\Delta$ modulatorje uvrščamo med ustreznejše A/D pretvornike za uporabo na področju visokoločljive digitalizacije analognih signalov, katerih pasovna širina je za več razredov manjša od vzorčevalne frekvence. Ključne prednosti $\Sigma\Delta$ so v linearnosti in robustni analogni implementaciji. Ker njihova arhitektura ni prekompleksna in so relativno neobčutljivi na neidealnosti gradnikov, lahko z uporabo standardnih integriranih tehnologij dosežajo visoke ločljivosti (19-21 bitov in več) /2, 3, 4/. Zaradi omenjenih lastnosti so $\Sigma\Delta$ modulatorji razširjeni v avdio aplikacijah (za pretvorbo nizkopasovnih signalov vse do ločljivosti 20 bitov), v telekomunikacijskih sistemih (za neposredno A/D

¹ angl. switched-capacitor

² angl. slew rate

³ angl. saturation

pretvorbo moduliranih pasovno omejenih medfrekvenčnih signalov (IF^4) ter v senzorskih in merilnih vezjih.

Implementacija $\Sigma\Delta$ modulatorjev temelji na t.i. časovno-zvezni⁵ tehniki ali podatkovnem vzorčenju⁶. Najbolj pogost pristop implementacije temelji na podatkovnem vzorčenju v t.i. SC realizaciji. V nadaljevanju se bomo zato osredotočili na SC $\Sigma\Delta$ modulatorje, ki jih lahko učinkovito realiziramo v standardni CMOS tehnologiji.

Pri načrtovanju visoko zmogljivih SC $\Sigma\Delta$ modulatorjev mora načrtovalec:

- izbrati ustrezno arhitekturo modulatorja, za katero predvideva, da bo zadostila zahtevanim pogojem implementacije in
- predvideti zahteve posameznih blokov znotraj modulatorja za izbrano arhitekturo.


Pri zasnovi $\Sigma\Delta$ modulatorjev v praksi se pojavlja problem določitve njihovih parametrov glede na zmogljivost, saj imamo opravka z nelinearnimi kombiniranimi⁷ vezji. Zaradi nelinearnosti $\Sigma\Delta$ modulatorja mora biti optimizacija zmogljivosti izvedena s simulacijo obnašanja v časovni domeni. V primeru sistema visoke zmogljivosti je simulacija dokaj težavna. Za zadostitev zahtev sistema visokih zmogljivosti je potrebna natančna simulacija številnih neidealnosti. Prav tako je potrebna primerjava zmogljivosti različnih arhitektur za izbiro najboljše rešitve /2/.

Za zasnovo SC $\Sigma\Delta$ modulatorja visoke ločljivosti je potrebno optimizirati niz parametrov vključno z zmogljivostjo posameznih blokov v strukturi za dosego potrebnega razmerja signal-šum (SNR) ali popačitvenega SNR - SNDR⁸. Zato bomo v nadaljevanju predstavili kompleten nabor modelov v ustreznem simulacijskem okolju (SIMULINK), ki omogočajo izčrpno simulacijo obnašanja poljubnega SC $\Sigma\Delta$ modulatorja. SIMULINK je simulacijsko okolje, ki po kriterijih natančnosti, hitrosti in fleksibilnosti najustreznejše za časovne simulacije prehodnih pojavov oz. za t.i. tranzientno analizo /2/. V simulacijo so zajete najpomembnejše neidealnosti: podrhtavanje vzorčevalnega signala⁹, termični šum (kT/C) ter neidealnosti operacijskega ojačevalnika (beli šum, končno ojačanje, končna pasovna širina, izhodna odzivnost in napetosti zasičenja).

2 SIGMA-DELTA modulacija

Pretvorniki s prevzorčenjem, ki temeljijo na $\Sigma\Delta$ modulaciji, so zaradi visoke ločljivosti, robustnega delovanja in nizke

občutljivosti na neidealnosti gradnikov zelo primerni za implementacijo visoko zmogljivih A/D vmesnikov v submikronski tehnologiji nizkih napetosti, kjer je načrtovanje preciznih analognih gradnikov, v primerjavi s preprosto realizacijo hitrih digitalnih vezij, težavno.



Slika 1: Blokveni diagram A/D pretvornika s $\Sigma\Delta$ modulatorjem

Figure 1: ADC with $\Sigma\Delta$ modulator block diagram

Na sliki 1 je prikazan blokveni diagram SD A/D pretvornika, katerega sestavni bloki so:

- a) **Filter za preprečitev spektralnega prekrivanja**, ki iz vhodnega signala odstrani spektralne komponente v frekvenčnem pasu nad polovico vzorčevalne frekvence. Prevzorčenje olajšuje načrtovanje takega filtra, saj ni potrebe po strmi prenosni karakteristiki filtra v zapornem pasu.
- b) **Modulator**. Signal se vzorči in kvantizira. Izhod modulatorja y je kodiran z nizko ločljivostjo (običajno 1 bit) pri nazivni vzorčevalni hitrosti. Modulator preoblikuje spekter šuma tako, da se velik del kvantizacijskega šuma (odvisno od reda modulatorja) nahaja izven frekvenčnega pasu filtriranega signala in ga izločimo s t.i. digitalnim filtriranjem.
- c) **Decimirni filter**. Digitalni filter izloči komponente izven frekvenčnega pasu filtriranega signala vključno z večjim deležem kvantizacijskega šuma. Filtriranju sledi vzorčenje navzdol oz. decimiranje, ki zmanjša vzorčevalno frekvenco vse do Nyquistove. Ločljivost izhodnega signala y_d se zaradi opisanega procesa poveča.

Model $\Sigma\Delta$ modulatorja lahko matematično predstavimo v z-prostoru z naslednjim izrazom:

$$Y(z) = STF(z) \cdot X(z) + NTF(z) \cdot E(z) \quad (1)$$

Funkciji $X(z)$ in $E(z)$ predstavljata z-transformaciji vhodnega signala in kvantizacijskega šuma, $STF(z)$ in $NTF(z)$ pa pripadajoči prenosni funkciji modulatorja, ločeno za vhodni signal in kvantizacijski šum. Prenosni funkciji sta pogojeni z arhitekturo modulatorja. Z vstavitvijo prenosne funkcije časovno diskretnega integratorja dobimo za izhod modulatorja 1. reda:

$$Y(z) = z^{-1} \cdot X(z) + (1 - z^{-1}) \cdot E(z) \quad (2)$$

ki je torej digitalna oblika vsote časovno zakasnjene vhoda in kvantizacijskega šuma pomnoženega s funkcijo preoblikovanja¹⁰. V časovni domeni poteka izračun kvantizacijskega šuma z odštevanjem vsakega vzorca od pred-

⁴ angl. intermediate frequency

⁵ angl. continuous-time

⁶ angl. sampled-data

⁷ angl. mixed-signal

⁸ angl. Signal to Noise Distortion Ratio

⁹ angl. sampling jitter

¹⁰ angl. shaping function

hodnega. Tako je moč kvantizacijskega šuma v nizkofrekvenčnem območju manjša, saj so razlike med sosednjimi vzorci manjše. Modulatorji višje stopnje bolj slabijo kvantizacijski šum znotraj frekvenčnega pasu signala. Za faktor prevzorčenja, ki je večji od 2, je efektivna vrednost šuma n_0 znotraj frekvenčnega območja signala določljiva z izrazom:

$$n_0 = e_{rms} \cdot \frac{\pi^L \cdot M^{L+1/2}}{\sqrt{2L+1}} \quad (3)$$

kjer je L stopnja modulatorja, M faktor prevzorčenja, e_{rms} kvantizacijska napaka A/D pretvornika $e_{rms} = \frac{q}{\sqrt{12}}$, pa kvantizacijski interval $q = \frac{A}{2^{n-1}}$. V idealnem $\Sigma\Delta$ modulatorju je razmerje signal-šum (SNR) med izhodno močjo P_s pri frekvenci vhodnega sinusnega signala in močjo P_N kvantizacijskega šuma znotraj frekvenčnega pasu signala:

$$SNR = 10 \cdot \log \frac{P_s}{P_N} = 10 \cdot \log \left(\frac{A^2/2}{n_0^2} \right) = 10 \cdot \log \left(\frac{2^{2N} \cdot 3 \cdot (2L+1) \cdot M^{2L+1}}{2 \cdot \pi^{2L}} \right) \quad [dB] \quad (4)$$

kjer je A amplituda vhodnega sinusnega signala in N število kvantizacijskih bitov. Poleg kvantizacijskega šuma prispevajo k celotnemu šumu znotraj signalnega pasu še druge neidealnosti, ki jih upoštevamo v naslednjem izrazu:

$$SNDR = 10 \cdot \log \frac{P_s}{P_N + P_D} = 10 \cdot \log \frac{P_s}{P_{N+D}} \quad [dB] \quad (5)$$

3 Neidealnosti $\Sigma\Delta$ modulatorja

V splošni teoretični analizi je edini izvor napake $\Sigma\Delta$ modulatorja zgolj kvantizacijski šum. Vendar pa zmogljivost modulatorja degradirajo še drugi vplivi (t.i. neidealnosti modulatorja), izraženi kot dodaten šum in/ali popačenje v frekvenčnem pasu signala, ki jih povzročajo razne neidealnosti v samem vezju. V praksi, še posebej ko so specifikacije zmogljivosti modulatorja zahtevne, lahko moč šuma zaradi neidealnosti preseže moč kvantizacijskega šuma, kar upravičuje pomembnost modeliranja neidealnosti v sami simulaciji modulatorja. Neidealnosti, ki vplivajo na obnašanje $\Sigma\Delta$ modulatorja lahko razčlenimo v dve skupini /5/:

- a) neidealnosti, ki povzročajo spremembe v prenosni funkciji signala (STF) in šumni prenosni funkciji (NTF). Odvisne so predvsem od arhitekture modulatorja.

Mednje uvrščamo:

- končno enosmerno (DC) ojačanje operacijskega ojačevalnika in
 - odstopanje razmerja kapacitet kondenzatorjev, ki določajo utežitev ojačanja integratorja¹¹.
- b) neidealnosti, ki jih lahko modeliramo kot izvor napake na integratorjevem vhodu in ne vplivajo na lego polov in ničel v prenosnih funkcijah modulatorja. Mednje uvrščamo:
 - omejitve integratorjevega dinamičnega odziva (produkt ojačanja in pasovne širine (GBW), izhodna odzivnost, napetost zasičenja ter končno in nelinearno DC ojačanje odprte zanke),
 - termični šum ter
 - ostale neidealnosti, ki so sekundarnega pomena (podrhtavanje urinega signala, nelinearnost kapacitivnosti kondenzatorjev, histereza in zakasnitev komparatorja, nelinearnost večbitnega kvantizatorja).

Tabela 1: Neidealnosti, ki vplivajo na delovanje $\Sigma\Delta$ modulatorja

Table 1: Non-idealities degrading the performance of $\Sigma\Delta$ modulator

Gradnik	Neidealnost	Vpliv neidealnosti	
Integrator	Operacijski ojačevalnik	DC ojačanje	Povečan kvantizacijski šum, harmonično popačenje
	Operacijski ojačevalnik	Izhodna odzivnost	Harmonično popačenje
		GBW	Napaka ustalitve ¹
		Napetost zasičenja	Preobremenitev ²
		Termični šum	Beli šum
Stikala	Upornost R_{DN} večja od 0	Napaka ustalitve, termični šum	
Kondenzatorji	Nelinearnost, odstopanje abs. vrednosti	Povečan kvantizacijski šum, harmonično popačenje	
Ura	Podrhtavanje	Šum podrhtavanja	
Komparatorji	Histereza, zakasnitev	Povečan kvantizacijski šum	
Večbitni kvantizatorji	Nelinearnost	Harmonično popačenje	

Za SC realizacije $\Sigma\Delta$ modulatorja je značilno, da so vsi bloki oz. gradniki modulatorja ustrezno sinhronizirani. Z modeli, ki jih bomo predstavili, je mogoča simulacija kateregakoli SC $\Sigma\Delta$ modulatorja.


V osnovi poteka simulacija z izračunavanjem izhodnih vzorcev v časovnem prostoru. Predhodno navedene neidealnosti vplivajo na odstopanja vrednosti izhodnih vzorcev od idealnih. Parametre, ki določajo zmogljivost modulatorja, izračunamo v frekvenčni domeni s postopkom hitre Fourierjeve transformacije (FFT).

Za simulacijo neidealnosti smo izbrali klasični 1-bitni $\Sigma\Delta$ modulator II. stopnje, saj so modulatorji z enojno zanko višjih stopenj (3 in več) le pogojno stabilni. Zato se za doseganje visokih ločljivosti pri izbiri arhitekture modulatorja raje odločamo za kaskadiranje $\Sigma\Delta$ modulatorjev II. ali manjše stopnje, kot pa za izbiro arhitekture enojne zanke.

¹¹ angl. integrator weight

¹² angl. settling error

¹³ angl. overload



Slika 2: $\Sigma\Delta$ modulator II. stopnje
Figure 2: II. order $\Sigma\Delta$ modulator

Izračun SNR oz. SNDR $\Sigma\Delta$ modulatorja iz izhodnih podatkov oz. vzorcev se izvede v dveh korakih [2]. V prvem koraku izločimo sinusni signal (S) iz zaporedja N_o izhodnih vzorcev (vrednost O_i je na izhodu v trenutku t_i) z izračunom diskretne Fourierjeve transformacije (DFT) za izhodni signal (O) pri frekvenci f_{in} :


$$S(t_j) = \frac{1}{N_o} \cdot \left[\left(\sum_{i=1}^{N_o} 2O_i W_i \cos(2\pi f_{in} t_i) \right) \cdot \cos(2\pi f_{in} t_j) + \left(\sum_{i=1}^{N_o} 2O_i W_i \sin(2\pi f_{in} t_i) \right) \cdot \sin(2\pi f_{in} t_j) \right] \quad (6)$$

kjer w_i označuje funkcijo oknenja signala (ponavadi Hanningovo okno). Razlika med dobljenim in izhodnim signalom v časovni domeni je šumni signal (N_T), ki vsebuje samo šum in popačenja. V drugem koraku z uporabo FFT izračunamo spekter signala (S_S) in spekter šuma (S_{N+D}), pri čemer uporabimo enako obliko okna kot pri DFT. Končno moč signala (P_S) in šuma (P_{N+D}) dobimo z integriranjem močnega spektra signala in šuma:

$$P_S = \sum_{i=1}^{N_B} S_S^2(i) \quad \text{in} \quad P_{N+D} = \sum_{i=1}^{N_B} S_{N+D}^2(i) \quad (7)$$

kjer $N_B = N_o \cdot BW / f_s$ označuje število otipkov ustrezno zahtevani pasovni širini BW pri vzorčevalni frekvenci f_s .


Naslednja podpoglavja podrobno opisujejo vsak posamezen model neidealnosti. Tem sledijo simulacijski rezultati, ki potrjujejo obetavnost predlaganih modelov. Vse simulacije so izvedene v programskem orodju SIMULINK na podlagi klasičnega SC $\Sigma\Delta$ modulatorja II. stopnje (slika 3).



Slika 3: Blokveni diagram SC $\Sigma\Delta$ modulatorja II. stopnje v SIMULINK-u
Figure 3: Block diagram of II. order SC $\Sigma\Delta$ modulator in SIMULINK

3.1 Šum integratorja

Najpomembnejša izvora šuma, ki vplivata na delovanje SC $\Sigma\Delta$ modulatorja sta termični šum, povezan s preklopi pri vzorčenju (preklopni šum) in notranji šum operacijskega ojačevalnika. Skupna moč šuma je vsota teoretične moči kvantizacijskega šuma, moči preklopnega šuma in moči šuma operacijskega ojačevalnika. Zaradi velikega nizkofrekvenčnega ojačanja prvega integratorja je velikost šuma $\Sigma\Delta$ modulatorja določena pretežno s preklopnim šumom in šumom operacijskega ojačevalnika vhodne stopnje.




Slika 4: Model šumnega integratorja
Figure 4: Model of a noisy integrator

Te vplive lahko simuliramo s SIMULINK-om z uporabo šumnega integratorja (slika 4). Koeficient b v izrazu za prenosno funkcijo integratorja (9) predstavlja ojačanje integratorja in je glede na shemo SC integratorja na sliki 5 enak razmerju C_s/C_f . Vsak vir šuma bomo podrobneje razložili v naslednjih razdelkih.

3.1.1 Termični šum stikal

Termični šum povzroča naključno valovanje nosilcev zaradi termične energije in je prisoten tudi v stanju ravnovesja transistorja (npr. MOSFET v območju 'ON' in vrednosti toka nič). Termični šum ima t.i. beli spekter (enakovredne vrednosti amplitud spektra vsebovanih frekvenc) in široko pasovno območje, omejeno samo s časovno konstanto preklopnega kondenzatorja ali pasovno širino operacijskega ojačevalnika. Zato je potrebno upoštevati tako stikala kot operacijske ojačevalnike (OpO) v SC vezju. Vzorčevalni kondenzator C_s v SC integratorju je v zaporedni vezavi s



Slika 5: SC integrator
Figure 5: SC integrator

parom stikal (z upornostjo R_{on}), ki periodično vzorči šumno napetost na kondenzatorju. Skupno šumno moč OpO lahko določimo z integralom:

$$e_r^2 = \int_0^{\infty} \frac{4kTR_{on}}{1 + (2\pi f R_{on} C_s)^2} df = \frac{kT}{C_s} \quad (8)$$

kjer je k Boltzmanova konstanta, T absolutna temperatura, upornost pa je modelirana z zaporedno vezavo izvora šuma in izvorom moči, ekvivalentnim Johnsonovemu šumu $4kTR_{on}\Delta f$. Kljub temu, da je generator termičnega šuma upor, je skupna moč šuma odvisna zgolj od kapacitivnosti kondenzatorja C_s .

Prenosna funkcija integratorja $H_I(z)$ ni odvisna od absolutnih vrednosti kapacitivnosti, temveč od razmerja kapacitivnosti, kar je prednost SC vezij (9).

$$H_I(z) = \frac{C_s}{C_f} \cdot \frac{z^{-1}}{1 - z^{-1}} = b \cdot \frac{z^{-1}}{1 - z^{-1}} \quad (9)$$


Termična šumna napetost stikala e_r (t.i. kT/C šum) je dodana k vhodni napetosti $x(t)$:

$$y(t) = [x(t) + e_r(t)] \cdot b = \left[x(t) + \sqrt{\frac{kT}{bC_f}} \cdot n(t) \right] \cdot b \quad (10)$$

kjer $n(t)$ označuje Gaussov naključni proces s standardno deviacijo, $b = C_s/C_f$ pa ojačanje integratorja. Izraz (10) je implementiran v modelu na sliki 6:

Če je pol, ki je odvisen od časovne konstante RC , pri frekvenci veliko višji kot je vzorčevalna frekvenca f_s (kar je za SC vezja ponavadi pogoj), potem lahko predpostavimo, da se ves termični šum nahaja v območju 0 do $f_s/2$. Tako je končni spekter bel s spektralno gostoto:

$$S(f) = \frac{2kT}{f_s C_s} \quad (11)$$




Slika 6: Modeliranje termičnega šuma stikal (blok kT/C)
Figure 6: Modeling switches thermal noise (kT/C block)

Prvi integrator ima ponavadi dva preklopna kondenzatorja na vходу. Preko prvega (C_s) vodimo na vohod OpO vhodni signal, preko drugega (C_f) pa v povratni vezavi izohod iz modulatorja, kjer vsak od obeh prispeva svoj delež k skupni šumni moči, zato ju modeliramo z ločenima blokoma kT/C .

3.1.2 Šum operacijskega ojačevalnika

Slika 7 prikazuje model, uporabljen za simuliranje vpliva operacijskega ojačevalnika. V_n predstavlja skupno efektivno srednjo vrednost šumne napetosti (RMS), ki se nanaša na vohod operacijskega ojačevalnika. K temu prispevajo svoj delež še: šum potresavanja¹⁴ ($1/f$), širokopasovni termični šum in enosmerni odmik napetosti¹⁵. S simulacijo, prikazano na sliki 7, lahko v trenutku urinega cikla v fazi ϕ_2 (C_s na vohodu OpO) z upoštevanjem vseh omenjenih šumov operacijskega ojačevalnika in integriranjem rezultirajoče vrednosti vzdolž celotnega frekvenčnega spektra določimo skupno šumno moč OpO V_n^2 .



Slika 7: Šumni model OpO.
Figure 7: Op. amp. noise model

3.2 Neidealnosti operacijskega ojačevalnika

SIMULINK-ov model idealnega integratorja z enotnim ojačanjem¹⁶ je prikazan v črtkanem bloku na sliki 4. Njegova prenosna funkcija je:

$$H(z) = \frac{z^{-1}}{1 - z^{-1}} \quad (12)$$


Implementacija integratorja v analognem vezju se od idealnega obnašanja razlikuje v večjih vplivih neidealnosti. Eden izmed pomembnejših vzrokov zmanjšane zmogljivosti v SC $\Sigma\Delta$ modulatorjih nastane zaradi nepopolnega pretoka naboja (energije) v SC integratorjih. Nepopoln izkoristek energije

¹⁴ angl. flicker noise

¹⁵ angl. DC offset

¹⁶ angl. unity gain

ije je posledica neidealnosti operacijskega ojačevalnika, ki ga pogojujejo omejeno ojačanje in pasovna širina, izhodna odzivnost ter napetost zasičenja. Naštete neidealnosti bomo obravnavali posamično v naslednjih razdelkih. Na sliki 8 je prikazan model realnega integratorja z upoštevanjem vseh obravnavanih neidealnosti.



Slika 8: Realni integrator
Figure 8: Real integrator

3.2.1 DC ojačanje

DC ojačanje integratorja, kot ga podaja enačba prenosne funkcije integratorja (12), je neskončno. V realnih razmerah je ojačanje seveda omejeno z določenimi omejitvami samega vezja, predvsem z ojačanjem odprte zanke OpO (A_0), ki je končno. Posledica tega so izgube v povratni zanki. Le del predhodne vrednosti izhoda integratorja (α) se doda k novi vrednosti vzorca na vhodu (slika 8). Omejeno DC ojačanje integratorja tako povečuje šum znotraj (uporabnega) frekvenčnega pasu signala. Prenosno funkcijo realnega integratorja z izgubo¹⁷ lahko zapišemo z naslednjim izrazom:

$$H(z) = \frac{z^{-1}}{1 - \alpha z^{-1}} \quad (13)$$

Enosmerno (DC) ojačanje integratorja H_0 postane:

$$H_0 = H(1) = \frac{1}{1 - \alpha} \quad (14)$$


Omejeno ojačanje pri nizkih frekvencah povečuje šum znotraj frekvenčnega področja signala.

3.2.2 Pasovna širina in izhodna odzivnost

Vpliva pasovne širine (BW) in izhodne odzivnosti (SR) OpO sta neposredno povezana in ju lahko interpretiramo kot nelinearno ojačanje. V SC vezjih je njun vpliv v nepopolnem prenosu energije na izhod OpO ob koncu integracijske periode (ϵ). SR vpliva na delovanje OpO v njegovem nelinearnem področju ($t < t_0$), medtem ko je linearno področje delovanja ($t > t_0$) določeno s pasovno širino BW oz. časovno konstanto integratorja $\tau = 1/(2\pi \text{GBW})$. Ti dve področji lahko opišemo ločeno.

Slika 9 podaja izhod SC integratorja $v_0(t)$ v času n-te periode integracije (v fazi ϕ_2 urinega cikla):

$$v_0(t) = v_0(nT_s - T_s) + \alpha V_s \left(1 - e^{-\frac{t}{\tau}} \right), \quad nT_s - \frac{T_s}{2} < t < nT_s \quad (15)$$



Slika 9: Stopnični odziv integratorja
Figure 9: Integrator output step response

kjer je $V_s = V_{in}$ v začetni fazi integracije ($nT_s - T_s/2$). Naklon te krivulje (15) je največji v trenutku $t = 0$.

$$\left. \frac{d}{dt} v_0(t) \right|_{max} = \alpha \frac{V_s}{\tau} \quad (16)$$

Sedaj upoštevamo dve možnosti:

- Vrednost po en. (16) je manjša od SR OpO. V tem primeru SR ne predstavlja omejitve. Izhod integratorja je celo periodo integracije določen z en. (15).
- Vrednost po en. (16) je večja od SR OpO. V tem primeru je naklon izhodne napetosti OpO v trenutku $t < t_0$ linearen in omejen s SR. Ob predpostavki, da je $t_0 < T_s/2$, veljata naslednji enačbi:

$$t \leq t_0 : v_0(t) = v_0(nT_s - T_s) + SR \cdot t \quad (17)$$

$$t > t_0 : v_0(t) = v_0(t_0) + (\alpha \cdot V_s - SR \cdot t_0) \cdot \left(1 - e^{-\frac{t-t_0}{\tau}} \right) \quad (18)$$

Z upoštevanjem zveznosti odvodov en. (17) in (18) v trenutku t_0 dobimo:

$$t_0 = \frac{\alpha V_s}{SR} - \tau \quad (19)$$

Če je $t \geq T_s/2$, velja en. (17) celo periodo integracije. Za izračun vrednosti izhoda $v_0(t)$ v trenutku T_s , ki bo zaradi omejitve ojačanja, BW in SR različen od V_s , zgoraj navedene enačbe v simulaciji implementiramo v bloku *MATLAB function* (slika 8). Končna SR in BW povzročata harmonično popačenje, kar zmanjšuje SNDR $\Sigma\Delta$ modulatorja.

3.2.3 Napetost zasičenja

Dinamika signalov ima v $\Sigma\Delta$ modulatorjih pomembno vlogo. Zato je pomembno upoštevati izhodne nivoje zasičenja simuliranega operacijskega ojačevalnika. To lahko v SIMULINKU enostavno izvedemo z uporabo bloka 'Saturation' znotraj povratne vezave integratorja (slika 8).

Vpliv napetosti zasičenja je zanemarljiv, če izhodno območje integratorja za vsaj 50% presega območje vhodnega analognega signala /6/.

¹⁷ angl. leakage

3.3 Podrhtavanje urinega signala

Na podrhtavanje ure so najbolj občutljivi signali večjih amplitud in visokih frekvenc, saj v tem primeru prihaja do največjega odstopanja pri vzorčenju ob nepravilnih trenutkih vzorčenja. Ker SD modulatorji vzorčijo vhodni signal s frekvenco, veliko večjo od Nyquistove, vpliv podrhtavanja lahko postane v aplikacijah višjih frekvenc dominanten vir napak.

Delovanje SC vezij temelji na pretoku energije glede na urin cikel (fazi $\phi_1 - \phi_2$). Po vzorčenju vhodnega analognega signala variacija ure nima neposrednega vpliva na delovanje SC vezja. Zato je učinek podrhtavanja urinega cikla na SC vezje popolnoma opisan z vplivom na vzorčenje vhodnega signala in ni odvisen od strukture ali stopnje modulatorja /1/.

Vzorčevalni učinek podrhtavanja urinega cikla povzroča neekvidistantne trenutke vzorčenja vhoda ter posledično povečanje napake na izhodu kvantizatorja. Magnituda te napake je funkcija statističnih lastnosti podrhtavanja urinega cikla in vhodnega signala v konverter. Napaka se pojavi, kadar je sinusni signal amplitude A in frekvence f_{in} vzorčen v trenutku, ki ne sovpada z mnogokratnikom vzorčevalne periode T_s :

$$x(nT + \delta) - x(nT) \approx 2\pi f_{in} \delta A \cos(2\pi f_{in} T_s) = \delta \frac{d}{dt} x(t) \quad (20)$$

Učinek, ki ga podaja zgoraj navedeni izraz (20), lahko simuliramo v SIMULINKU z uporabo modela na sliki 10. Domnevamo, da je vzorčevalna nepravilnost δ , Gaussov naključni proces $n(t)$ s standardno deviacijo $\Delta\tau$ (gradnik 'delta' na sliki 10). Ker smo predpostavili, da je spekter učinka podrhtavanja urinega cikla 'bel', ima rezultirajoča napaka konstantno spektralno gostoto moči PSD med 0 in $f_s/2$ s skupno močjo $(2\pi f_{in} \Delta\tau A)^2/2$. V tem primeru je skupna moč napake manjša za faktor prevzorčenja M :


$$P_j = \frac{(2\pi f_{in} \Delta\tau A)^2}{2 \cdot M} \quad (21)$$

Zgornja meja tolerance podrhtavanja urinega cikla bi bila /6/:

$$\Delta\tau \leq \frac{\sqrt{2M/3}}{2\pi B 2^n} \quad (22)$$

4 Rezultati simulacije

Za oceno posameznih vplivov neidealnosti, ki vplivajo na delovanje SC $\Sigma\Delta$ modulatorja, smo izvedli vrsto simulacij s programskim orodjem MATLAB in SIMULINK. Simulacija je izvedena na nizkopasovnem $\Sigma\Delta$ modulatorju II. stopnje (slika 3), kjer smo upoštevali neidealnosti samo prvega integratorja v kaskadi, saj se vplivi integratorja ne zmanjšajo s preoblikovanjem šuma. Simulacijski parametri so zbrani v tabeli 1 in ustrezajo avdio standardom (zato je zahtevano razmerje SNDR določeno z 96dB, kar odgovarja ločljivosti 16 bitov).



Slika 10: Modeliranje podrhtavanja vhodnega signala


Figure 10: Modeling sampling jitter

Da bi bila simulacija smiselna, smo za navedene vrednosti posameznih neidealnosti v simulaciji načrtno izbrali vrednosti v območju realnih razmer, ki vidno vplivajo na SNDR modulatorja. Npr. za izhodno odzivnost smo izbrali vrednost $15V/\mu s$, saj je njen vpliv nad $1.1\Delta/T_s$ (v našem primeru nad $19V/\mu s$) zanemarljiv /6/.

Tabela 2: Simulacijski parametri

Table 2: Simulation parameters

Parameter	Vrednost
Pasovna širina signala	BW = 22.05 kHz
Faktor prevzorčenja	M = 256
Frekvenca prevzorčenja	$F_s = 11.2896$ MHz
Število vzorcev	N = 65536
Koeficienta integratorjev	$b = b_2 = 0.5$



Slika 11: PSD modulatorja z/brez upoštevanja neidealnosti


Figure 11: PSD of the modulator with and without the non-idealities

Slika 11 podaja primerjavo spektralne gostote moči (PSD) izhoda modulatorja brez/z upoštevanjem vseh obravnavanih neidealnosti. Pri amplitudi vhodnega signala -3dB je razmerje signal-šum-in-popačenje SNDR 100.7dB (16.43 bit), ob upoštevanju vseh navedenih neidealnosti pa 92.9dB

Parameter neidealnosti	SNDR _{3dB} [dB]	Ločljivost [bit]
Idealni modulator	100.7	16.43
Termični šum ($T = 300K, C_s = 5pF$)	98.2	16.02
Šum OpO ($V_n = 50\mu V$)	97.1	15.84
SR in GBW ($SR = 15V / \mu s$ in $GBW = 3MHz$)	96.1	15.67
DC ojačanje ($H_0 = 1 \cdot 10^3$)	99.9	16.31
Saturacijska napetost ($V_{max} = \pm 1.36V$)	95.9	15.64
Podrhtavanje ure ($\Delta\tau = 8ns$)	98.4	16.06
Simulacija z upoštevanjem vseh neidealnosti	92.9	15.16


Tabela 3: Rezultati simulacije
Table 3: Simulation results

(15.16 bit). Na slikah 12 in 13 je prikazan potek PSD modulatorja, kjer smo upoštevali samo vpliv termičnega šuma oz. izhodne odzivnosti. Iz rezultatov simulacije je razvidno, da je termični šum bel in temu primerno povečuje šum v samem signalnem pasu, medtem ko povzroča izhodna odzivnost harmonično popačenje.



Slika 12: PSD modulatorja z upoštevanjem termičnega šuma

Figure 12: PSD of the modulator with thermal noise



Slika 13: PSD modulatorja s končnim SR in BW

Figure 13: PSD of the modulator with finite SR and BW

5 Literatura:

- /1/ S. R. Norsworthy, R. Schreier, G. C. Temes, "Delta-Sigma Data Converters - Theory, Design, and Simulation," *IEEE Press*, Piscataway, NJ, 1997.
- /2/ P. Malcovati, S. Brigati, F. Francesconi, F. Maloberti, P. Cusinato, A. Baschirotto, "Behavioral Modeling of Switched-Capacitor Sigma-Delta Modulators," *IEEE Transaction on Circuits and Systems*, vol. 50, pp. 352-364, March 2003.
- /3/ B. P. Del Signore, D.A. Kerth, N. S. Sook, E. J. Swanson, "A monolithic 20-b delta-sigma A/D converter," *IEEE Journal of Solid-State Circuits*, vol. 25, pp. 1311-1317, Dec. 1990.
- /4/ Ichiro Fujimori, Kazuo Koyama, David Trager, Fred Tam, Lorenzo Longo, "A 5-V Single-Chip Delta-Sigma Audio A/D Converter with 111 dB Dynamic Range," *IEEE Journal of Solid-State Circuits*, vol. 32, pp. 329-336, March 1997.
- /5/ F. Medeiro, A. Pérez-Verdú, A. Rodríguez-Vázquez, "Top-Down Design of High-Performance Sigma-Delta Modulators," *Kluwer Academic Publishers*, 1999.
- /6/ B. E. Boser, B. A. Wooley, "The Design of Sigma-Delta Modulation Analog-to-Digital Converters," *IEEE Journal of Solid-State Circuits*, vol. 23, pp 1298-1308, Dec. 1988.

Dušan Prelog, univ. dipl. inž. el.
doc. dr. Janez Stergar
red. prof. dr. Bogomir Horvat
UNIVERZA V MARIBORU
FAKULTETA ZA ELEKTROTEHNIKO,
RAČUNALNIŠTVO IN INFORMATIKO
Smetanova ul. 17, 2000 Maribor, Slovenija
e-mail: dusan.prelog@uni-mb.si, janez.stergar@uni-mb.si, bogo.horvat@uni-mb.si

Prispelo (Arrived): 12.04.2005

Sprejeto (Accepted): 12.06.2005