UNIVERZA V LJUBLJANI FAKULTETA ZA ELEKTROTEHNIKO Jurij PODRŽAJ Zasnova integriranega krmilnika in močnostne stopnje trifaznega elektromotorja z baterijskim napajanjem DOKTORSKA DISERTACIJA Mentor: prof. dr. Janez Trontelj Ljubljana, 2009 Kazalo Kazalo slik..........................................................................................................................5 Tabela uporabljenih oznak..................................................................................................9 1 Povzetek............................................................................................................13 2 Uvod..................................................................................................................19 3 Nova zasnova močnostnega modula.................................................................22 3.1 Močnostna stopnja trifaznega elektromotorja z baterijskim napajanjem...........23 3.1.1 Napajalni vir................................................................................................24 3.1.2 Močnostna stopnja......................................................................................24 3.1.3 Breme..........................................................................................................25 3.2 Topologija močnostnega modula........................................................................25 3.2.1 Močnostni modul........................................................................................28 3.2.2 Osnovna plošča...........................................................................................30 3.2.3 Tridimenzionalna struktuirana povezovalna mreža....................................31 3.2.4 Kondenzatorski modul................................................................................35 3.3 Realizirana močnostna stopnja...........................................................................37 4 Študije preklopnih lastnosti delovanja močnostnega modula...........................38 4.1 Močnostno stikalo...............................................................................................38 4.1.1 Model močnostnega MO SFET tranzistorja................................................38 4.1.2 SPICE simulacija modela MOSFET tranzistorja........................................41 4.1.3 Opis substratne diode..................................................................................47 4.1.4 Vklop in izklop MOSFET tranzistorja........................................................48 4.2 Študija preklopov močnostnega modula s pomočjo simulacij............................51 4.2.1 Študija preklopov močnostnega modula v idealnih razmerah....................52 4.2.2 Študija preklopov močnostnega modula z priključenimi Rg upori.............62 4.2.3 Študija preklopov močnostnega modula s priključenimi Rg upori in parazitnimi komponentami........................................................................ 68 5 Načrtovanje optimalnega krmilnika..................................................................77 5.1 Pregled krmilnikov močnostnih stikal................................................................78 5.1.1 Opis značilnosti in pregled krmilnikov.......................................................78 5.1.2 Delitev krmilnikov......................................................................................80 5.1.2.1 Napetostni krmilniki............................................................................81 5.1.2.2 Resonančni tokovni krmilniki.............................................................81 5.1.2.3 Tokovno inteligentni krmilniki............................................................81 5.1.3 Funkcionalnost krmilnika...........................................................................82 5.1.3.1 Zaščita pred nizko napajalno napetostjo krmilnika VCC......................82 5.1.3.2 Zaščita prek kratkim stikom in tokom preobremenitve.......................82 5.1.3.3 Temperaturna zaščita...........................................................................83 5.1.3.4 Krmilnik plavajočim potencialom priključne sponke S......................83 5.1.3.5 Dv/dt in di/dt zaščita............................................................................83 5.1.3.6 Zaščite integriranih krmilnikov z mrtvim časom................................84 5.2 Vklop in izklop močnostnega MOSFET tranzistorja s krmilnikom...................85 5.2.1 Opis ob vklopu MOSFET tranzistorja........................................................86 5.2.2 Opis ob izklopu MOSFET tranzistorja.......................................................87 5.2.3 Izgube krmilnika in MOSFET tranzistorja.................................................89 5.2.3.1 Dinamične izgube................................................................................89 5.2.3.2 Statične izgube..................................................................................... 91 5.3 Predlog tokovno inteligentnega krmilnika.......................................................... 92 5.3.1 Zasnova algoritma za optimalno krmiljenje sklopa močnostnih stikal.......92 5.3.2 Simulacije algoritma preklopov tokovno inteligentnega krmilnika............96 6 Preverjanje teoretičnih izhodišč s pomočjo meritev močnostne stopnje..........98 6.1 MOSFET tranzistor............................................................................................98 6.1.1 Meritev RDSon upornosti..............................................................................98 6.2 Analiza meritev močnostnega modula................................................................99 6.2.1 Meritev skupne upornosti RDSon sklopa vezanih MOSFET tranzistorjev ... 99 6.2.2 Meritve spodnjega vzporednega sklopa MOSFET tranzistorjev..............101 7 Prispevki k znanosti........................................................................................107 8 Literatura.........................................................................................................110 Kazalo slik Slika 1: Električni pogonski sistem................................................................................24 Slika 2: Električna shema močnostnega modula skupaj s kondenzatorskim modulom in logično krmilno enoto.......................................................................................26 Slika 3: Električna vezava močnostnega modula..........................................................27 Slika 4: Nivoji močnostnega modula: spodaj je prikazana osnovna plošča, v sredini 3D struktuirana povezovalna mreža in zgoraj kondenzatorski modul....................29 Slika 5: Osnovna plošča z električnimi povezavami, dodatno elektroniko in konektorjem za povezavo z logično krmilno enoto..........................................31 Slika 6: 3D struktuirano povezovalna mreža.................................................................32 Slika 7: Tri plasti 3D struktuirano povezovalne mreže - tloris in stranski ris.............33 Slika 8: Sestavljen močnostni modul: osnovna plošča, 3D struktuirana povezovalna mreža in kondenzatorski modul........................................................................35 Slika 9: Kondenzatorski modul......................................................................................36 Slika 10: Fotografija realiziranega močnostnega modula................................................37 Slika 11: SPICE model n-kanalnega MOSFET tranzistorja............................................39 Slika 12: Simulacijsko vezje n-kanalnega MOSFET tranzistorja....................................43 Slika 13: Karakteristika Ids(Vgs, Vds) SPICE modela n-kanalnega MOSFET tranzistorja........................................................................................................44 Slika 14: Karakteristika IDS(VGS, VDS) in RDSon(VGS, VDS) pri temperaturi 27°C............45 Slika 15: Karakteristika IDS(VDS, Temp) in izračun RDSon( VDS, Temp) pri različnih temperaturah od -40°C do 120°C s korakom 20°C...........................................46 Slika 16: Karakteristika substratne diode ISD(VSD, Temp)...............................................48 Slika 17: Vpliv različnih vrednosti Rg upora pri vklopu tranzistorja...............................49 Slika 18: Vpliv različnih vrednosti Rg pri izklopu tranzistorja........................................50 Slika 19: Simulacij ska shema z bremenom, priključenim med terminalom pozitivnega potenciala napajalnega vira in terminalom faze................................................53 Slika 20: Simulacij ska shema z bremenom, priključenim med terminalom faze in terminalom negativnega potenciala napajalnega vira.......................................54 Slika 21: Detajl - Signali simulacije z bremenom, priključenim med terminalom pozitivnega potenciala napajalnega vira in terminalom faze............................55 Slika 22: Signali tokov močnostnega modula z bremenom, priključenim med pozitivnim potencialom napajalnega vira in terminalom faze od trenutka priključitve krmilnega signala Vin do prehoda v stacionarno stanje...................................58 Slika 23: Signali tokov po doseženem stacionarnem stanju s slike 23............................59 Slika 24: Nadomestna shema pri izklopu spodnjega vzporednega sklopa MOSFET tranzistorjev......................................................................................................60 Slika 25: Signali simulacije po doseženem stacionarnem stanju vezja slike 20 z napetosti Vl......................................................................................................................61 Slika 26: Detajl - Signali simulacije z bremenom, priključenim med pozitivnim potencialom napajalnega vira in terminalom faze............................................61 Slika 27: Simulacij ska shema z bremenom, priključenim med pozitivnim potencialom napajalnega vira in terminalom faze in z Rg upori na krmilnih sponkah tranzistorjev......................................................................................................62 Slika 28: Signali simulacije z bremenom, priključenim med terminalom faze in negativnim potencialom napajalnega vira in z Rg upori na krmilnih sponkah tranzistorjev......................................................................................................63 Slika 29: Prikaz simulacijskih signalov vhodno krmilnega generatorja (Vin in Ivin), Vds in toka napajalnega vira Ivb+ sheme na sliki 28.....................................................64 Slika 30: Poteki signalov tokov do doseženega stacionarnega stanja simulacijske sheme 28......................................................................................................................65 Slika 31: Poteki tokov v stacionarnem stanju simulacijske sheme na sliki 28................66 Slika 32: Signali simulacije napetosti VL na tuljavi modela navitja motorja in poteki tokov Ivmot, Ivfaza in Ivdr simulacijske sheme prikazane na sliki 28....................67 Slika 33: Prikaz poteka napetosti faze Vfaza, napetosti na substratnih diodah zgornjih tranzistorjev Vdr in potek toka Ivmot...................................................................67 Slika 34: Simulacij ska shema z bremenom, priključenim med pozitivnim potencialom napajalnega vira in terminalom faze z Rg upori in parazitnimi komponentami.................................................................................................69 Slika 35: Simulacij ska shema z bremenom, priključenim med terminalom faze in negativnim potencialom napajalnega vira z Rg upori in parazitnimi komponentami..................................................................................................70 Slika 36: Signali simulacije z bremenom, priključenim med pozitivnim potencialom napajalnega vira in terminalom faze simulacijske sheme na sliki 35...............71 Slika 37: Potek tokov od vklopa do doseženega stacionarnega stanja vezja na sliki 35.. 72 Slika 38: Detajl potekov tokov simulacije prikazane na sliki 38.....................................73 Slika 39: Prikaz potekov signalov padca napetosti VL in tokov Ivmot, Ivfaza in Ivdr...........75 Slika 40: Poteki napetosti ob preklopu krmiljenega sklopa tranzistorjev v stacionarnih razmerah............................................................................................................76 Slika 41: Prikaz preprostega modela krmilnika skupaj z močnostnim MOSFET tranzistorjem in parazitnimi elementi...............................................................79 Slika 42: Prikazani so poteki signalov VGS, IG, VDS in IDS: na levi strani slike ob vklopu in na desni strani slike ob izklopu MOSFET tranzistorja.................................85 Slika 43: Poti tokov IG in IDS pri vklopu MOSFET tranzistorja.......................................86 Slika 44: Poti tokov IG in IDS pri izklopu MOSFET tranzistorja......................................88 Slika 45: Časovni potek VGS, VDS in IDS signalov ob vklopu in izklopu močnostnega MOSFET tranzistorja........................................................................................90 Slika 46: Zasnova oblikovanja prehodnega pojava pri preklapljanju močnostnih stikal -prikaz vseh šestih stanj......................................................................................94 Slika 47: Blok shema zasnove vezja ASIC po predlaganem algoritmu...........................95 Slika 48: Simulacija algoritma vklopa močnostnega stikala............................................96 Slika 49: Simulacija algoritma izklopa močnostnega stikala...........................................97 Slika 50: Merilni rezultati skupne upornosti vzporedno vezanih tranzistorjev RDSon ... 100 Slika 51: Priključitev vzporedno vezanega sklopa petih MOSFET tranzistorjev..........100 Slika 52: Shema meritve spodnjega vzporednega sklopa MOSFET tranzistorjev.........102 Slika 53: Preklop spodnjega vzporednega sklopa MOSFET tranzistorjev....................103 Slika 54: Detajl preklopa spodnjega vzporednega sklopa MOSFET tranzistorjev - padec napetosti Vfaza..................................................................................................104 Slika 55: Detajl vklopa preklopa spodnjega vzporednega sklopa MOSFET tranzistorjev...................................................................................................105 Slika 56: Detajl izklopa spodnjega vzporednega sklopa MOSFET tranzistorjev..........106 Tabela uporabljenih oznak R1 serijska upornost kanala SPICE modela n-kanalnega MOSFET tranzistorja SUC110N05-03 (Q) CGS kapacitivnost med priključnima sponkama G in S MOSFET tranzistorja (F) IDS tok, ki teče čez priključni sponki D in S MOSFET tranzistorja (A) VGS napetost med priključnima sponkama G in S MOSFET tranzistorja (V) VTH pragovna napetost MOSFET tranzistorja (V) VDS napetost med priključnima sponkama D in S MOSFET tranzistorja (V) |in mobilnost oziroma gibljivost elektronov (cm2/Vs) |ip mobilnost oziroma gibljivost vrzeli (cm2/Vs) Cox kapacitivnost priključne sponke G MOSFET tranzistorja na enoto površine (F/m2) W širina kanala MOSFET tranzistorja (m) L dolžina kanala MOSFET tranzistorja (m) Rg upor priključen med krmilnim signalom in krmilno priključno sponko G MOSFET tranzistorja (Q) Rgd upor priključen med priključnima sponka G in S MOSFET tranzistorja (Q) Rl bremenski upor (Q) Vin napetost krmilnega generatorja in (V) Vb+ pozitivni potencial napajalnega vira (V) Vb- negativni potencial napajalnega vira (V) RDSon upornost med priključnima sponkama D in S pri pogoju VGS > VTH v aktivnem režimu delovanja (Q) VDSon napetost med priključnima sponkama D in S tranzistorja pri pogoju VGS > VTH v aktivnem režimu delovanja (V) IDSon tok, ki teče skozi priključni sponki D in S tranzistorja pri pogoju VGS > VTH v aktivnem režimu delovanja (A) Temp temperatura okolice (°C) v povprečna hitrost elektronov pod vplivom električnega polja v polprevodniku (m/s) E j akost električnega polja (V/m) g specifična električna prevodnost (m/fi mm2) e0 osnovni naboja elektrona (1.6* 10-16As) n koncentracije elektronov (cm-3) j gostota električnega toka (A/m2) Vsd napetost substratne diode (»body diod«) MOSFET tranzistorja (V) Isd tok substratne diode MOSFET tranzistorja (A) Ivgate tok, ki teče v krmilno elektrodo G MOSFET tranzistorja (A) CMOSFET kapacitivnost priključene krmilne elektrode G MOSFET tranzistorja (F) C skupna kapacitivnost kondenzatorskega modula močnostnega modula (F) Lmot induktivnost SPICE modela bremena (H) Rmot upornost SPICE modela bremena (fi) Vfaza napetost med priključnim terminalom faze in negativnim potencialom napajalnega vira močnostnega modula Rgd0wn upor priključen med priključnimi sponkami G in S spodnjega vzporedno vezanega sklopa MOSFET tranzistorja (fi) Rgup upor priključen med priključnimi sponkami G in S zgornjega vzporedno vezanega sklopa MOSFET tranzistorja (fi) Ivb+ tok (baterijskega) napajalnega vira (A) Ivgdown tok, ki teče v krmilne elektrode G spodnjega vzporedno vezanega sklopa MOSFET tranzistorja (A) Igup tok, ki teče v krmilne elektrode zgornjega paralelnega sklopa MOSFET tranzistorjev (A) Ivfaza tok faze močnostnega modula (A) PDSon statične izgube na vzporedno vezanem sklopu vklopljenih MOSFET tranzistorjev Ivcond tok kondenzatorskega modula močnostnega modula (A) Ivmot tok navitja motorja (A) Vcond napetost na kondenzatorskem modulu (V) Ivdr tok skozi substratne diode vzporedno vezanega sklopa tranzistorjev (A) VL napetost na tuljavi Lmot modela navitja motorja (V) uL(t) časovni potek inducirane napetost na tuljavi Lmot (V) Rp+ in Rp- upornost Cu kablov (fi) Lp+ in Lp- induktivnost Cu kablov (H) Rk1 in Rk2 upornost povezav kondenzatorskega modula (fi) Rc nadomestna serijska upornost (ang.: ESR Equivalent Series Resistance) kondenzatorskega modula (fi) fin frekvenca krmilnega vira in (Hz) tin_pulse traj anje impulza krmilnega vira in (s) Vin_high visoki napetostni nivo krmilnega vira in='1' (V) Vin_low nizki napetostni nivo krmilnega vira in='0' (V) Rgint notranja upornost krmilne sponke G MOSFET tranzistorja (fi) LD induktivnost priključne sponke D tranzistorja (H) LS induktivnost priključne sponke S tranzistorja (H) CGD kapacitivnost med priključnima sponkama G in D MOSFET tranzistorja (F) CDS kapacitivnost med priključnima sponkama D in S MOSFET tranzistorja (F) CiSS vhodna kapacitivnost MOSFET tranzistorja (F) CRSS povratna kapacitivnost MOSFET tranzistorja ali t.i. Millerjeva kapacitivnost (F) COSS izhodna kapacitivnost MOSFET tranzistorja (F) IG izhodni tok krmilnika, ki je priključen na krmilno elektrodo G MOSFET tranzistorja(A) Vcc napajalna napetost krmilnika (V) Rkint izhodna upornost krmilnika (fi) Pgate moč izgub na izhodu krmilnika (W) VMiller napetost Millerjevega nivoja (V) Q gate efektivni električni naboj MOSFET tranzistorja, ki jo krmili izhod krmilnika (C) fprekiopov frekvenca preklopov krmilnika (Hz) Tprekiopov perioda preklopov krmilnika (s) PCDS dinamična moč krmilnika za praznjenje kapacitivnosti CDS tranzistorja (W) PMOSFET povprečna moč izgub na MOSFET tranzistorja ob preklopih (W) tvklop efektivni čas vklapljanja MOSFET tranzistorja (s) tizklop efektivni čas izklapljanj a MOSFET tranzistorja (s) PMOSFETon moč statičnih izgub MOSFET tranzistorja v režimu nasičenja (W) TV zakasnitev vklopa krmiljenega MOSFET tranzistorja (s) TVon čas trajanja, da upornost prevodnega kanala doseže minimalno vrednost RDSon TI zakasnitev izklopa krmiljenega MOSFET tranzistorja (s) TIoff čas trajanja zmanjševanja RDSon upornosti kanala do trenutka, ko je dosežen Millerjev napetostni nivo trise čas naraščanja izhodne napetosti funkcijskega generatorja (s) tfall čas upadanja izhodne napetosti funkcijskega generatorja (s) VMillerON izmerjena vrednost Millerjevega nivoja pri vklopu (V) VMillerOFF izmerjena vrednost Millerjevega nivoja pri izklopu (V) 1 Povzetek Zahteve po nadomestitvi pogonskih sistemov na fosilna goriva z alternativnimi pogonskimi sistemi so z zavedanjem industrije in družbe pri skrbi za ohranjanje čistega okolja iz dneva v dan večje. Eno izmed možnih alternativnih pogonskih sistemov predstavljajo nove generacije električnih pogonskih sistemov. Nove generacije električnih pogonov z baterijskim napajanjem so praviloma izvedene z asinhronskimi izmeničnimi trifaznimi motorji zaradi številnih prednosti pred enosmernimi motorji. Pri končni ceni električnega pogonskega sistema močnostna stopnja, ki je sestavljena iz močnostnega modula in krmilno logične enote, poleg cene motorja in baterij, predstavlja pomemben del. V delu se želim posvetiti obema problemoma, to je zasnovati sistem, ki bo cenejši od sistemov, izdelanih po trenutnem stanju tehnike in bo energijsko varčnejši in bo torej deloval z boljšim izkoristkom. Velik del termičnih izgub električnega sistema se generira v močnostnem modulu. Iz analize trenutnega stanja tehnike sledi, da so termične izgube močnostnega modula posledica dveh dominantnih pojavov. Prvi pojav so izgube, ki nastajajo v stacionarnem stanju, ko močnostno stikalo prevaja in so preprosto podane s produktom upornosti stikal in kvadratom maksimalnega toka. V delu se želim posvetiti problematiki načrtovanja in povezovanja močnostnega stikala. Drugi pojav so izgube, ki nastajajo v prehodnih pojavih in so znane kot preklopne izgube. Te izgube so rezultat kompleksnih prehodnih pojavov in mnogih parazitnih efektov. Velik del bo temeljil na analizi teh prehodnih pojavov in na predlaganih rešitvah za zmanjševanje teh efektov. V predlagani temi se je pokazalo, da bo te efekte možno zmanjšati le s pomočjo inteligentnega krmilnika, ki bo spremljal prehodni pojav in ga nadzoroval. Predlagano delo sestoji iz štirih poglavij, ki zajemajo zasnovo močnostnega modula, študije lastnosti in delovanja močnostnih modulov, predlog zasnove optimalnega inteligentnega krmilnika močnostnih stikal in preverjanje teoretičnih izhodišč, ki so podkrepljeni z meritvami realnega močnostnega modula. V prvem poglavju je predstavljena nova zasnova močnostnega modula, ki je namenjen krmiljenju asinhronskega trifaznega AC motorja in nudi tudi možnost priključitve dodatnega enofaznega bremena. Močnostni modul skupaj s krmilno logično enoto tvori močnostno stopnjo, ki predstavlja osrednji del električnega pogonskega sistema skupaj z baterijskim napajalnim virom in priključenim asinhronskim trifaznim motorjem. Glavna prednost predlagane zasnove močnostnega modula je realizacija le s tremi nivoji, kar zagotavlja dobre električne in termične lastnosti. Močnostni modul tvori nivo osnovne plošče, nivo tridimenzionalne struktuirane povezovalne mreže, sestavljene iz prevodnih povezovalnih elementov, s katerimi je določena topologija močnostnega modula in nivo, predstavljen kot kondenzatorski modul. Vsi trije nivoji močnostnega modula so med seboj električno in termično spojeni. Tako so zmanjšani parazitni efekti, ki neposredno vplivajo na delovanje in izkoristek sistema. Predstavljena zasnova realizacije močnostnega modula omogoča poleg dobrih izkoristkov in manjšega števila uporabljenih močnostnih stikal kot pri močnostnih modulih trenutnega stanja tehnike tudi cenovno ugodno alternativo močnostnim modulom na trgu. Za zasnovo močnostnega modula je vložena prijava za pridobitev mednarodnega patenta. Drugo poglavje je posvečeno študijam analiz delovanj močnostnega polprevodniškega elementa n-kanalnega močnostnega MOSFET tranzistorja in študiji preklopnih lastnosti močnostnega modula. Študije temeljijo na osnovi dobljenih rezultatov s pomočjo SPICE modelov s simulacijskim orodjem H-SPICE. Poudarek predstavljenih analiz je na dogajanju pri preklopih MOSFET tranzistorja, ki je krmiljen kot stikalo močnostnih modulov. V drugem delu poglavja je študija osredotočena na preklopne lastnosti močnostnega modula pri različnih pogojih. Simulacijam delovanja močnostnega modula v idealnih razmerah so postopoma dodani posamezni parazitni elementi, s katerimi se študije preklopov zelo približajo realnim razmeram. Osrednja tema tretjega poglavja je posvečena načrtovanju optimalnega krmilnika močnostnih stikal. Predstavljen je pregled krmilnikov močnostnih stikal, ki jih razdelimo na tri vrste glede na njihove lastnosti delovanja, in sicer na napetostne krmilnike, kjer je močnostno stikalo krmiljeno z napetostjo, resonančne tokovne krmilnike, pri katerih je preklopno energijo možno shranjevati v magnetno polje tuljave. Zadnjo vrsto krmilnikov močnostnih stikal pa predstavljajo tokovno inteligentni krmilniki. V poglavju so predstavljene tudi lastnosti in funkcionalnosti posameznih vrst omenjenih krmilnikov. Za razumevanje delovanja krmilnika močnostnih MOSFET tranzistorjev, uporabljenih kot stikala, so izvedene tudi študije ob vklopu in izklopu močnostnih stikal. Predstavljene so tudi izgube ob preklopih krmilnika in izgube na močnostnem stikalu. Konec tretjega poglavja predstavlja predlog tokovno inteligentnega krmilnika, ki ima sposobnost optimizacije časa trajanja preklopov, programabljivo nadzorovane naklone du/dt in di/dt tako pri vklopu kot izklopu stikala in ostale funkcije z namenom zmanjšanja izgub močnostnega modula in tako neposredno večanje izkoristka celotnega električnega pogonskega sistema. Poleg predlagane zasnove algoritma preklopov inteligentnega krmilnika so predstavljene tudi simulacije preklopov. V zadnjem, četrtem, poglavju sem se posvetil preverjanju teoretičnih izhodišč delovanja močnostnega stikala in močnostnega modula s pomočjo meritev na realnih elementih in realiziranem močnostnem modulu. Konstrukcija močnostnega modula je takšna, kot je bila predstavljena v prvem poglavju. Predstavljene so analize meritev realnega močnostnega stikala tako v statičnih in tudi v dinamičnih razmerah delovanja. Poudarek študije močnostnega modula temelji predvsem na opazovanju in analizi delovanja močnostnih stikal pri preklopih. Namen poglavja je primerjava simulacijskih rezultatov SPICE modelov močnostnega modula in študiji merilnih rezultatov realnega močnostnega modula. Predstavljena celotna zasnova in realizacija prototipov močnostne stopnje je uspešno prestala prve preizkuse trajnostnega teka delovanja in druge preizkuse v industrijskem okolju (npr. temperaturni preizkusi). S tem je uvedba industrijske proizvodnje močnostnih modulov v celoti izvedljiva in ekonomsko upravičena. Na koncu dela so poudarjeni najpomembnejši prispevki k znanosti in spisek uporabljene literature in referenc, vključenih v tem delu. Abstract Requests for replacement of the propulsion systems on fossil fuels with alternative propulsion systems are becoming higher from day to day higher. The reasons for such replacement are coming out from society and industry care of a clean environment and the need for more energy efficient propulsion systems. One possible alternative propulsion systems represent a new generation of electric propulsion systems. The new generation of electrical propulsion systems powered with battery general drive AC three phase motors. The AC three phase motors have a number of advantages over DC motor types. An important factor is also a price/performance ratio of the power stage, which is presented as a set or power module and control logic unit. Much of the thermal losses of the electrical system are generated in the power module. The thesis we are dealing with two problems. The first problem is to devise a system that will be cheaper than the systems designed by the current state of the art and will operate with better efficiency. From the analysis of the current state of the art, it follows that the thermal losses of the power module result of two dominant phenomena. The first phenomena are the losses in the steady state when the power module switch conducts. The losses are given by the product of the power switch resistance and the square of the maximum current. In this thesis we want to focus on design issues and integration of the power switch. The second phenomena are the switching losses which occur during the transients. These losses are the result of complex transient phenomena and many parasitic effects. A big part of thesis will be based on the analysis of the transients and on the proposed solutions for reduction of these effects. One of the main conclusions of this thesis to minimize these effects an intelligent gate driver has to be used. The intelligent gate driver will monitor and control these effects. The proposed work consists of four sections, covering the design of the power module, study of characteristics and operation of power modules, the proposal for the design of optimal controller intelligent gate driver of power switches and with verifications of the theoretical positions corroborated by measurements of real power module. In the first chapter the design of a new power module is presented. The power module is used for driving a three phase AC motor and additional load (e.g. heater). Power module together with control logic unit forms a power stage. The power stage represents the central part of the electrical propulsion system along with the battery power source and connected three phase AC motor. The main advantage of the power module design is the realization of only three constructive parts which provide good electrical and thermal properties. The power module of consist of three constructive parts: a base plate, a three dimensionally structured interconnection network and a capacitor module. The three dimensionally structured interconnection network is realized as a folded network of bridging metal structures separated by air gaps. The structure of the folded network also defines the power module electrical topology. All three conduction parts are connected in a way to minimize parasitic effects which directly affect the functionality and efficiency of the system. The presented design of the power module in addition of better efficiency also allows a use of a smaller number of power switches compared to the current state of the art power modules and offers a better price/performance alternative to the power modules currently available on the market. For the proposed design of the power module the PTC documentation for international patent was submitted. In the second chapter we focused on studies of n-channel power MOSFET transistor properties and operation together with studies of switching characteristics of the power module. Presented studies are based on simulation results of SPICE models in H-SPICE simulation environment. The focus of presented analyses is on MOSFET transistor switching, which is used as a power switch in the power modules. The second part of the chapter the studies of the switching characteristics of power modules in various conditions were performed. We simulate the operation behaviour of the power module in ideal situation and progressively continue adding individual parasitic elements, which led us closer to the realistic switching behaviour of the power module. The focus in the third chapter is on design of the optimal power switch gate driver. The drivers are divided in to three types according to their properties and operational characteristics. The first type of gate drivers is voltage driver, where the power switch is driven with voltage. The second type of driver is represented by resonant gate driver which has a possibility to store the switching energy to the magnetic field in coils. The last type describes intelligent current gate drivers. In the chapter also the features and functionality of each of those gate driver types are summarized. To help us understand the operation of the power MOSFET transistor used as a power switch gate driver the studies of turn on and turn off switching behaviour were preformed. The study of the power switch and the gate driver losses were carried out. At the end of the third chapter a proposal of intelligent current gate driver is presented. The proposed gate driver has the ability to optimize power switch duration of switching transients, programmable controlled slope du/dt and di/dt at turn on and turn off processes and other functions which affects on minimization of losses of the power module. In addition to the proposed algorithm of intelligent current gate driver operation also simulation of the gate driver switching are shown. In the last chapter the examination of theoretical background of power switch and power module operation is done. The examination is based on the measurement results of real power switch and real power module. The measurements of static and dynamic mode of operation were done on the realised power module as presented in the first chapter. The studies primarily focus are based on observation and analysis of the switching transients. Presented design and realization of the power module prototypes has already passed the first tests of the sustainable running of the operation and also other tests in industrial environment. The proposed design of the power module is industrial fully feasible and also economically justified. At the end of the thesis focuses on the most important contributions to science and a list of references included in this work. 2 Uvod Pri novih generacijah električnih pogonskih sistemov so pogostokrat vgrajeni električni pogoni z baterijskim napajanjem. Električni pogon je sestavljen iz treh sklopov: baterijskega napajalnega vira, močnostne stopnje in električnega motorja. Vgrajeni električni motorji so lahko izvedeni z enosmernimi motorji ali z asinhronskimi izmeničnimi enofaznimi ali trifaznimi motorji. Najpogosteje naletimo na izvedbe električnih pogonov z asinhronskimi izmeničnimi trifaznimi motorji. Nezahtevna konstrukcija asinhronskega motorja v primerjavi z izvedbami enosmernih motorjev dosega višje moči glede na velikost in tudi nižjo ceno izdelave. Pri električnem sistemu pomemben del cene prispeva močnostna stopnja, ki je sestavljena iz močnostnega modula in krmilno logične enote. Velik del termičnih izgub se poleg izgub na električnem motorju ustvarja tudi na močnostnem modulu močnostne stopnje. V delu se želim posvetiti obema problemoma, in sicer zasnovati sistem, ki bo cenejši od sistemov, izdelanih po trenutnem stanju tehnike, in bo energijsko varčnejši ter bo tako deloval z boljšim izkoristkom. Iz analize trenutnega stanja tehnike sledi, da so termične izgube močnostnega modula posledica dveh dominantnih pojavov. Prvi pojav so izgube, ki nastajajo v stacionarnem stanju, ko močnostno stikalo prevaja in so preprosto podane s produktom upornosti stikal in kvadratom maksimalnega toka. V predlaganem delu se želim posvetiti problematiki načrtovanja in povezovanja močnostnega stikala. Drugi pojav so izgube, ki nastajajo v prehodnih pojavih in so znane kot preklopne izgube. Te izgube so rezultat kompleksnih prehodnih pojavov in mnogih parazitnih efektov. Velik del predlaganega dela bo temeljil na analizi teh prehodnih pojavov in na predlaganih rešitvah za zmanjševanje teh efektov. V predlagani temi se je pokazalo, da bo te efekte možno zmanjšati le s pomočjo inteligentnega krmilnika, ki bo spremljal prehodni pojav in ga nadzoroval. Doktorsko delo je razdeljeno na štiri poglavja. Vsako poglavje ima poudarek na delu posameznega vsebinskega sklopa: Prvo poglavje: Nova zasnova močnostnega modula Predstavljena je nova zasnova močnostnega modula, ki je namenjen krmiljenju trifaznega asinhronskega motorja in nudi tudi možnost priključitve dodatnega enofaznega bremena. Močnostni modul skupaj s krmilno logično enoto tvori močnostno stopnjo, ki poleg vira električne energije in krmiljenega bremena predstavlja vmesni gradnik električnega pogonskega sistema. Prednost predlagane zasnove močnostnega modula pred trenutnim znanjem tehnike na tem področju je realizacija modula le s tremi nivoji. Nivoji močnostnega modula predstavljajo: osnovna plošča, tridimenzionalna struktuirana povezovalna mreža in kondenzatorski modul. Osnovna plošča predstavlja spodnji nivo močnostnega modula, ki je na eni strani realizirano kot tiskano vezje in hkrati nudi oporo tridimenzionalni struktuirani povezovalni mreži in na drugi strani služi za pritrditev na hladilno telo za odvajanje toplotnih izgub. Vmesni nivo je zasnova kot tridimenzionalna struktuirana povezovalna mreža, ki določa topologijo močnostnega modula in je sestavljena iz prevodnih povezovalnih elementov. Prevodni povezovalni elementi zagotavljajo dobre električne lastnosti, predvsem nizke parazitne upornosti in induktivnosti ter dober prenos toplote na nivo osnovne plošče. Tretji nivo je sestavljen iz tiskanega vezja in kondenzatorskih elementov in predstavlja t. i. kondenzatorski modul. Pri zasnovi konstrukcije močnostnega modula je poskrbljeno za dobre električne lastnosti in dobro odvajanje termičnih izgub na okolico. Zasnova močnostnega modula s svojo strukturo zmanjšuje parazitne upornosti in parazitne induktivnosti, ki neposredno vplivajo na izkoristek. Za v delu prikazano zasnovo močnostnega modula je vložena prijava za pridobitev mednarodnega patenta. Drugo poglavje: Studije preklopnih lastnosti delovanja močnostnega modula Za študije preklopnih lastnosti delovanja močnostnega modula so bile predhodno izvedene študije delovanja in lastnosti močnostnega stikala. Za močnostno stikalo modula je bil izbran n-kanalni MOSFET tranzistor, ki je primeren za vgradnjo električnih pogonskih sistemov z nižjimi napetostmi napajalnega vira (do ~100V) in višjimi frekvencami preklopov (do ~100kHz). Dobra analiza in razumevanje delovanja močnostnega stikala je pravo izhodišče za nadaljnje študije preklopov močnostnega modula, ki so predstavljene v drugem delu poglavja. Predstavljene so študije preklopnih lastnosti močnostnega modula od delovanja pri idealnih razmerah. Sledijo še študije, ki nas pripeljejo do močnostnega modula, katerega odzivi so že primerljivi z obnašanjem realnega močnostnega modula. Izvedene študije so narejene s pomočjo simulacij skih rezultatov uporabljenih SPICE modelov s simulacijskim orodjem električnih vezij H-SPICE. Tretje poglavje: Načrtovanje optimalnega krmilnika Glavni poudarki tretjega poglavja so posvečeni načrtovanju optimalnega krmilnika močnostnih stikal. Krmilniki predstavljajo pomemben gradnik močnostne stopnje, ki je umeščen med logično krmilno enoto in krmilnimi priključki močnostnih stikal modula. Podan je pregled vrst krmilnikov, njihove lastnosti, načini delovanja in predstavljene so tipične uporabe krmilnikov v različnih aplikacijah. Krmilnike smo razvrstili v tri vrste, in sicer v napetostne krmilnike, resonančne tokovne krmilnike in kot slednjo vrsto zastopajo predstavniki tokovno inteligentnih krmilnikov. Za razumevanje delovanja krmilnika močnostnih MOSFET tranzistorjev, uporabljenih kot stikala, so prikazane študije ob vklopu in izklopu močnostnih stikal. Za osnovanje algoritma inteligentnega krmilnika močnostnih stikal so bile izvedene tudi študije izgub krmilnika. Predstavljen je algoritem inteligentnega krmilnika, ki omogoča optimizacijo preklopnih časov ter nadzorovane naklone du/dt in di/dt močnostnega stikala. Predlagani krmilnik ima vgrajene tudi druge zaščitne funkcije, ki nadzorujejo delovanje močnostnega modula. Glavni doprinos predlaganega algoritma je zmanjšanje izgub močnostnih stikal pri preklopih in posledično tudi optimizacija delovanja in povečanje izkoristka močnostne stopnje. Četrto poglavje: Preverjanje teoretičnih izhodišč s pomočjo meritev močnostne stopnje Preverjanje teoretičnih izhodišč delovanja modela močnostnega stikala in modela močnostnega modula s pomočjo meritev na realnih elementih in realiziranem močnostnem modulu predstavlja vsebino zadnjega poglavja. Poudarek preverjanja teoretičnih izhodišč močnostnega modula temelji predvsem na opazovanju in analizi delovanja močnostnih stikal pri preklopih. Namen poglavja je dosežen z ujemanjem teoretičnih izhodišč, podkrepljenimi s simulacij skimi rezultati SPICE modelov ter na drugi strani s študijami merilnih rezultatov realnega močnostnega modula. Na koncu dela so podani najpomembnejši prispevki k znanosti. 3 Nova zasnova močnostnega modula V poglavju je opisana inovativna zasnova realizacije močnostnega modula. Močnostni modul skupaj z napajalnim virom (npr. akumulatorska baterija) in logično krmilno enoto tvori sistem za krmiljenje trifaznih asinhronskih motorjev in/ali drugih pomožnih faz oziroma pogonov. Inovativna zasnova močnostnega modula je sestavljena iz treh nivojev. Prvi nivo močnostnega modula tvori osnovna plošča s priključnim konektorjem in ostalo krmilno elektroniko in služi kot nosilna podlaga, ki na zgornji strani določa postavitev drugega nivoja - tridimenzionalne struktuirane povezovalne mreže povezav. Na spodnji strani osnovne plošče je s pritrditvijo hladilnega telesa (npr. pritrditev na Al hladilno telo) poskrbljeno za dobro odvajanje ustvarjene toplote v okolico. Drugi nivo, ki se nahaja med osnovno ploščo in tretjim nivojem, predstavlja tridimenzionalna struktuirana povezovalna mreža. Struktura tridimenzionalne struktuirane povezovalne mreže povezav je sestavljena iz prevodnih metalnih elementov, na katerih so priključeni močnostni polprevodniški elementi, priključki napajalnega vira in izhodi priključenih faz. Priključitev močnostnih polprevodniških elementov je optimizirana glede na upornost priključitve močnostnih polprevodniški elementov, ki je v primerjavi z nazivnimi upornostmi močnostnih polprevodniških elementov nizka. Prepletena je mreža prevodnih metalnih elementov, ki s svojo razvrstitvijo v prostoru določajo izbrano topologijo električnega vezja (slika 2) opisanega močnostnega modula. Lastnost predstavljene tridimenzionalne struktuirane povezovalne mreže so nizke parazitne upornosti in nizke parazitne induktivnosti povezav, kar vodi do možnosti zmanjšanja števila uporabljenih močnostnih polprevodniških elementov. Tretji nivo predlagane konstrukcije močnostnega modula predstavlja kondenzatorski modul, ki je sestavljen iz kondenzatorskih elementov. Predlagan kondenzatorski modul je sestavljen na način, da je povezava s tridimenzionalno struktuirano povezovalno mrežo realizirana z nizko upornostjo električnih spojev in dobrim termičnim stikom. Kondenzatorski modul predstavlja osnovni gradnik močnostnega modula. Izbrano topologijo električne vezave predstavljenega močnostnega modula sestavljajo štiri močnostna stikala. Močnostno stikalo je realizirano z dvema sklopoma vzporedno vezanih močnostnih polprevodniških elementov. Izvedba stikala je možna tudi kot uporaba samo enega sklopa. Posamezen sklop močnostnega stikala tvori vsaj en močnostni polprevodniški element, ki ima funkcijo krmiljenega stikala. V predlagani konstrukciji močnostnega modula so kot močnostni polprevodniški elementi uporabljeni MOSFET tranzistorji. Zgornji sklop močnostnega stikala je priključen med pozitivnim priključkom napajalnega vira in med terminalom faze. Terminal faze služi kot izhod priključenega na fazo motorja oziroma bremena. Med izhodom priključene faze motorja in negativnim priključkom napajalnega vira je priključen spodnji sklop močnostnega stikala. Pri realizaciji močnostnega stikala z enim samim sklopom je sklop, odvisno od priključenega bremena, lahko kot zgornji ali spodnji sklop. Inovativnost predlagane zasnove močnostnega modula je realizacija v treh nivojih. Uporaba treh nivojev omogoča nizke parazitne upornosti povezav močnostnih polprevodniških elementov na strani napajalnega vira in priključitev trifaznega asinhronskega motorja. Predlagana konstrukcija močnostnega modula je izboljšano odvajanje toplotnih izgub močnostnih polprevodniških elementov, toplotnih izgub ustvarjenih na tridimenzionalni struktuirani povezovalni mreži prevodnih metalnih elementov in odvajanje toplotnih izgub zgornjega nivoja kondenzatorskega modula na okolico. Opisana zasnova močnostnega modula z nizkimi parazitnimi upornostmi, induktivnosti in dobremu prenosu toplotnih izgub na okolico, omogoča izboljšan izkoristek krmiljenih električnih strojev in drugih priključenih bremen. Zasnova omogoča učinkovitejše hlajenje, manjše število uporabljenih močnostnih polprevodniških elementov, kondenzatorjev in s tem tudi manjše konstrukcijske dimenzije močnostnega modula v primerjavi z obstoječim stanjem tehnike. Glede na naštete lastnosti je potrebno poudariti, da je zasnova močnostnega modula tudi ekonomsko upravičena, saj je v primerjavi z obstoječimi komercialnimi močnostnimi moduli za doseganje primerljivih lastnosti uporabljeno manjše število močnostnih elementov. Na podlagi raziskav in preizkusov različnih izvedb realizacije močnostnega modula je bila vložena patentna prijava [7] za predlagano konstrukcijo močnostnega modula, ki bo podrobneje opisana v nadaljevanju poglavja. 3.1 Močnostna stopnja trifaznega elektromotorja z baterijskim napajanjem V različnih industrijskih panogah in tudi v vsakdanjem življenju se potrebe po avtomatizaciji procesov in opravil, katere je možno izvesti tudi brez človeškega dela, iz dneva v dan povečujejo. Ena izmed množice rešitev avtomatizacije procesov in učinkovitejšega opravljanja delovnih nalog je uporaba električnih pogonskih sistemov. Naraščajoči trend uporabe električnih pogonskih sistemov narekuje usmeritev raziskovalnim skupinam po celem svetu v načrtovanje manjših, lažjih, učinkovitejših, cenejših in okolju prijaznejših električnih pogonskih sistemov. Obravnavan tip električnega pogonskega sistema, predstavljen na sliki 1, je sestavljen iz napajalnega vira, močnostnega modula skupaj z logično krmilno enoto ter trifaznega asinhronskega izmeničnega (AC) motorja in dodatnega bremena (npr. pogon servo volana). V večini aplikacij je možno za vir električne energije uporabiti baterijski napajalni vir, ki ima sposobnost shranjevanja električne energije brez dodatnih žičnih ali kabelskih povezav med samo uporabo. Slika 1: Električni pogonski sistem 3.1.1 Napajalni vir Za napajalni vir je v veliki večini aplikacij uporabljen enosmerni vir električne energije standardnih napetosti (12V, 24V, 48V, ...), ki je običajno v izvedbi enega ali več skupaj povezanih, bodisi serijsko ali vzporedno, akumulatorjev. Baterijski napajalni vir električne energije je primeren za izvedbo pogonov vozil z vgrajenim električnim pogonskim sistemom. V nadaljevanju sem se posvetil podrobnejšemu opisu posameznih gradnikov električnega pogonskega sistema. 3.1.2 Močnostna stopnja Osrednji del električnega pogonskega sistema predstavlja močnostna stopnja, ki je sestavljena iz močnostnega modula skupaj z logično krmilno enoto. Močnostna stopnja ima dva vhodna priključna terminala P in N, ki sta namenjena priklopu napajalnega vira. Na izhodne priključne terminale močnostnega modula označene F1, F2, F3 je priključen trifazni asinhronski motor. Izhodni priključni terminal Fp je možno uporabiti kot pomožno fazo motorja oziroma drugega električnega bremena. Za krmiljenje celotnega električnega pogonskega sistema je poskrbljeno z logično krmilno enoto. Logična krmilna enota služi za zajem senzorskih veličin in drugih zunanjih kontrolno krmilnih signalov. Glavna funkcija logično krmilne enote je krmiljenje močnostnega modula in posledično s tem tudi priključenih bremen na močnostne priključne terminale na osnovi zajetih podatkov (npr. hitrost vrtenja motorja, temperatura, ...) in vgrajenega algoritma v logično krmilni enoti. Algoritmi krmiljenj trifaznih asinhronskih motorjev so zajeti v literaturi [9]. 3.1.3 Breme Za breme močnostnega modula je pri vozilih na električni pogon pogosto uporabljen trifazni asinhronski motor [10]. Opisan električni pogonski sistem omogoča tudi krmiljenje pomožne faze Fp, ki služi za pogon enofaznega asinhronskega motorja ali tudi druge vrste električnega bremena (npr. grelec). Priključitev bremen na izhodne priključne terminale je odvisna od namena uporabe električnega pogonskega sistema. Predstavljeni električni pogonski sistem je možno uporabiti povsod, kjer je omejitev uporabe drugih pogonskih sistemov (npr. fosilna goriva) za pogon manjših gospodarskih transportnih vozil (viličar) in drugih vozil (električno kolo, golf voziček). V nadaljevanju poglavja bo podrobneje predstavljena inovativna zasnova močnostnega modula. 3.2 Topologija močnostnega modula Pri konstrukciji močnostnega modula je možno uporabiti različne topologije električnih vezav [8], [9], [10]. Uporabljeno topologijo električne vezave močnostnega modula se določi na osnovi same konstrukcije, izbranih sestavnih delov in namena uporabe aplikacije oziroma celotnega električnega pogonskega sistema, za katerega bo močnostni modul konstruiran. Najpogosteje uporabljena topologija električne vezave močnostnih modulov električnih pogonskih sistemov je prikazana na sliki 2, ki je primerna za krmiljenje trifaznih motorjev. pm Slika 2: Električna shema močnostnega modula skupaj s kondenzatorskim modulom in logično krmilno enoto Na sliki 2 je prikazana elektična shema močnostnega modula, ki vsebuje močnostna stikala, logično krmilno enoto, kondenzatorski modul C in priključke napajalnega vira P, N ter priključke terminalov faz F1, F2, F3 in Fp. Močnostni priključni terminali so uporabljeni za visoke gostote toka in so namenjeni vzpostavitvi kvalitetnega visoko prevodnega stika s priključnimi kabli baterijskega napajalnega vira in bremen. Prikazana topologija močnostnega modula je v tej doktorski disertaciji uporabljena kot izhodišče za osnovanje inovativnega pristopa realizacije močnostnega modula. Nov pristop realizacije močnostnega modula je predvsem v razporeditvi konstrukcije sestavnih delov, ki zmanjšuje vpliv parazitnih upornosti in parazitnih induktivnosti povezav med osnovno ploščo, metalnih povezovalnih elementov tridimenzionalne struktuirane povezovalne mreže in kondenzatorskega modula. Osrednji del električne sheme močnostnega modula predstavljajo tri močnostna stikala in eno pomožno močnostno stikalo. Vsako močnostno stikalo je priključeno med pozitivnim P in negativnim N potencialom baterijskega napajalnega vira. Srednji odcep posameznega močnostnega stikala pa predstavlja izhodne priključne terminale močnostnega modula za priključitev bremena. Pomožno močnostno stikalo vsebuje le en sklop, ki je priključen med močnostnim priključnim terminalom Fp in negativnim potencialom N baterijskega napajalnega vira. Močnostno stikalo, uporabljeno za krmiljenje trifaznega asinhronskega motorja, je realizirano iz dveh sklopov. V opisanem primeru realizacije močnostnega modula, z razliko od ostalih treh močnostnih stikal, ima pomožno močnostno stikalo le en sklop. Najpogosteje so za sklop močnostnega stikala uporabljeni MOSFET tranzistor, IGBT tranzistor, dioda ali podobna močnostna polprevodniška struktura, ki se jo določi na osnovi želene končne realizacije električnega celotnega pogonskega sistema. Sklop močnostnega stikala je sestavljen iz vsaj enega močnostnega polprevodniškega elementa. Za močnostni polprevodniški element sklopa obravnavane realizacije močnostnega modula je izbran MOSFET (Metal Oxide Semiconductor Field Effect Transistor) tranzistor. Poglavitni razlogi za izbiro močnostnih MOSFET tranzistorjev so pred ostalimi možnimi izbirami močnostnih elementov v doseganju visokih hitrostih preklopov, nizkih padcih napetosti v stanju prevajanja električnega toka in uporaba močnostnega modula v nizkonapetostnih električnih pogonskih sistemih. Na sliki 3 je prikazana električna shema močnostnega stikala močnostnega modula. C Logično krmilna enota Slika 3: Električna vezava močnostnega modula Prikazano je močnostno stikalo, ki je realizirano z zgornjim in spodnjim sklopom. Vsak posamezni sklop je realiziran z n-kanalnimi močnostnimi MOSFET tranzistorji. Razlog za izbiro n-kanalnih MOSFET tranzistorjev za realizacijo tako spodnjega kot zgornjega sklopa močnostnega stikala je v hitrejšem delovanju n-kanalnega MOSFET tranzistorja v primerjavi s p-kanalno izvedbo MOSFET tranzistorja. Hitrost MOSFET tranzistorja je v prvi vrsti, poleg temperature in ostalih parametrov, odvisna od hitrosti večinskih nosilcev naboja v opazovani strukturi MOSFET tranzistorja. V [21] so za silicij navedena območja z mobilnostjo elektronov |in = 200cm2/Vs - 1500cm2/Vs in mobilnost vrzeli |ip = 100cm2/Vs - 500cm2/Vs, ki so odvisna od koncentracije primesi in temperature. Zgornji sklop močnostnega stikala je priključen med pozitivnim potencialom P baterijskega napajalnega vira in med izhodnim priključnim terminalom faze. Spodnji sklop je vezan na eni strani na izhodni priključni terminal ter na drugi strani na negativni potencial N baterijskega napajalnega vira. Na sliki 3 je primer priključitve zgornjega in spodnjega sklopa močnostnega stikala izhodni priključni terminal faze F1. Krmilne elektrode vzporedno vezanih MOSFET tranzistorjev posameznega sklopa so vezane skupaj in nato preko konektorja priključene na signal logične krmilne enote močnostne stopnje. 3.2.1 Močnostni modul Inovativna zasnova realizacije močnostnega modula je zasnovana na konstrukciji le treh nivojev: osnovne plošče, tridimenzionalne struktuirane povezovalne mreže in kondenzatorske plošče. Na spodnji sliki 4 je prikazan celoten močnostni modul, kjer so prikazani vsi trije nivoji. Spodnji nivo na sliki 4 predstavlja osnovna plošča, na kateri z zgornje strani leži tridimenzionalna struktuirana povezovalna mreža, ki predstavlja osrednji nivo zasnove močnostnega modula. Na sliki 4 lahko vidimo, da predlagana tridimenzionalna struktuirana povezovalna mreža sestoji iz različno oblikovanih prevodnih povezovalnih elementov. Tretji nivo, ki predstavlja najvišji nivo močnostnega modula električno in termično spojena s sredinskim drugim nivojem, je kondenzatorski modul. Slika 4: Nivoji močnostnega modula: spodaj je prikazana osnovna plošča, v sredini 3D struktuirana povezovalna mreža in zgoraj kondenzatorski modul Uporaba predlaganih treh nivojev in njihova razporeditev v prostoru zmanjšuje parazitne upornosti in induktivnosti močnostnega modula. Izboljšano je tudi odvajanje termičnih izgub, ki se ustvarjajo na močnostnih stikalih, kondenzatorskem modulu, mehanskih spojih in močnostnih priključnih terminalih na hladilno telo oziroma na okolico. Sklopi močnostnih polprevodniških elementov MOSFET tranzistorjev so umeščeni v tridimenzionalno struktuirano povezovalno mrežo. Priključitev ene strani močnostnega tranzistorja je realizirana s spajkanjem na prevodni povezovalni element. Druga stran tranzistorja je priključena na sosednji prevodni povezovalni element tridimenzionalne struktuirane povezovalne mreže po zraku z žičnimi povezavami s postopkom ultrazvočnega spajkanja kovin (bondiranje). V nadaljevanju poglavja je podrobneje predstavljena struktura močnostnega modula z zmanjšanjem preklopnih izgub oziroma joulovih izgub, kar povečuje izkoristek električnega pogonskega sistema in optimizira učinkovitost hlajenja. Z inovativno zasnovo konstrukcije so dosežene tudi manjše dimenzije same konstrukcije močnostnega modula. V nadaljevanju poglavja sledi natančnejši opis posameznih nivojev predlagane konstrukcije močnostnega modula. 3.2.2 Osnovna plošča Osnovna plošča je zasnova na klasičnem tiskanem vezju, ki služi za realizacijo priključitve dodatne elektronike in konektorja z močnostnim modulom. Sestavljena je iz treh slojev, in sicer iz: ■ prevodnih sledi tiskanega vezja, ■ dielektrične izolacije, ■ osnovnega materiala z dobro termično prevodnostjo. Na delih tiskanega vezja osnovne plošče so prispajkani prevodni povezovalni elementi 3D struktuirane povezovalne mreže. Z strukturo konstrukcije je hkrati določen položaj posameznih prevodnih povezovalnih elementov. Vsi potenciali prevodnih povezovalnih elementov (pozitivni P in negativni N potencial baterijskega napajalnega vira in potenciali izhodnih priključnih terminalov F1, F2, F3 in Fp) imajo na spodnji strani električni stik na tiskano vezje osnovne plošče in so preko konektorja in žičnih povezav povezani z logično krmilno enoto. Stik med spodnjimi površinami prevodnih povezovalnih elementov zagotavlja dober prehod toplote na hladilno telo. Spoj med površinama je realiziran z uporabo spajke, ki zagotavlja nizko upornost povezav in dobro odvajanje sproščene toplote na prevodnih povezovalnih elementih na osnovno ploščo. C ::> --...._ s / ° /O/ / Slika 5: Osnovna plošča z električnimi povezavami, dodatno elektroniko in konektorjem za povezavo z logično krmilno enoto Predlagana izvedba v [2] in [6] osnovne plošče je tudi z uporabo keramičnih substratov s tanko plastjo bakrenega sloja (DBC - direct bonded copper), na katerih so prispajkani močnostni polprevodniški elementi. Zagotavljanje dobrega mehanskega spoja, ki je nujno potreben za dobro odvajanje toplotnih izgub močnostnih elementov, je lahko izvedeno s spajkanjem, vijačnimi elementi, z uporabo vzmetnih elementov [1], posebnimi vzmetnimi držali [3] ali drugimi načini pritrditve keramičnih substratov na hladilno telo. Prednost uporabe osnovne plošče je v njeni strukturi, ki omogoča realizacijo enoslojnega ali večslojnega tiskanega vezja, in hkrati nudi tudi podporo tridimenzionalni struktuirani povezovalni mreži. Uporaba predlagane osnovne plošče je tudi v preprosti pritrditvi na hladilno telo z vijačnimi elementi. Za osnovne plošče je izbran material (npr. aluminij, baker), ki ima s stališča toplotne upornosti slabše lastnosti, s stališča mehanskih obremenitev pa so zahteve manjše kot pri keramičnih substratih. 3.2.3 Tridimenzionalna struktuirana povezovalna mreža Tridimenzionalna struktuirana povezovalna mreža je sestavljena iz dveh mrež prevodnih struktur in prevodnih povezovalnih elementov faz. Posamezna mreža prevodnih struktur predstavlja razporeditev pozitivnega in negativnega potenciala napajalnega vira po celotni površini močnostnega modula z načinom povezav prevodnih povezovalnih elementov. Posamezni prevodni povezovalni elementi faz služijo za priključitev bremena in so vgrajeni med prevodnima povezovalnima elementoma pozitivnega in negativnega potenciala napajalnega vira. Prepletenost obeh prevodnih struktur je realizirana tako, da se različni potenciali prevodnih elementov ne stikajo med seboj. Material prevodnih povezovalnih elementov mora imeti nizko specifično upornost in dobro toplotno prevodnost. Izbrani material mora imeti tudi mehanske lastnosti, ki omogočajo oblikovanje različnih oblik prevodnih povezovalnih elementov in mehansko trdnost za robustno konstrukcijo predlagane tridimenzionalne struktuirane povezovalne mreže. V primeru realizacije je možna izbira med metalnimi materiali, kjer po električnih, termičnih in mehanskih lastnostih prevladujejo različne zlitine v kombinaciji z bakrom (podatki za baker: električna upornost = 0.0174 |ifi/m, toplotna prevodnost = 401W/mK). Tridimenzionalna struktuirana povezovalna mreža predstavlja vmesni nivo med bazno ploščo in kondenzatorskim modulom. S samo zasnovo konstrukcije tridimenzionalno struktuirane povezovalne mreže so zagotovljene nizke parazitne upornosti in parazitne induktivnosti medsebojnih povezav. Na sliki 6 je prikazana 3D struktuirana povezovalna mreža, ki predstavlja srednji nivo močnostnega modula. Celotna struktura ima dva priključna terminala (P in N priključka sta prikazana v spodnjem delu slike 6) za priključitev napajalnega vira in štiri izhodne močnostne priključne terminale (F1, F2, F3 in pomožni Fp, ki so prikazana v zgornjem delu slike 6). Vsi priključni terminali močnostnega modula so med seboj ločeni in ustrezno oddaljeni od tridimenzionalne struktuirane povezovalne mreže za lažjo priključitev bremen z vijačnimi elementi ali drugimi načini priključitve napajalnega vira in bremen. V predlagani izvedbi patenta [5] je prikazana izvedba močnostnega modula z uporabo vzporedno pozicioniranih prevodnih trakov. Z majhnimi medsebojnimi razdaljami posameznih prevodnih trakov je poskrbljeno za povezovanje različnih potencialov ž Slika 6: 3D struktuirano povezovalna mreža močnostnega modula. Razlika med [5] in predlagano zasnovo močnostnega modula je v drugačni postavitvi prevodnih povezovalnih elementov. Predstavljena zasnova strukture tridimenzionalne struktuirane povezovalne mreže na sliki 7 je realizirana v treh plasteh. Z uporabo treh plasti mreže je poskrbljeno za dobro porazdelitev potencialov napajalnega vira in realizacijo kratkih tokovnih poti. Med mrežama potencialov napajalnega vira so v spodnjem delu slike 7 vidni tudi prevodni povezovalni elementi posameznih faz. Slika 7: Tri plasti 3D struktuirano povezovalne mreže - tloris in stranski ris Spodnja plast prevodnih elementov 3D struktuirane povezovalne mreže leži na strukturi tiskanega vezja osnovne plošče. Prevodni povezovalni elementi pozitivnega in negativnega potenciala napajalnega vira so umeščeni med prevodnimi povezovalnimi elementi izhodnih priključnih terminalov. Prevodni povezovalni elementi različnih potencialov so med seboj ločeni z zračnimi režami, kar preprečuje morebitne kratke stike in s tem posledično uničenje močnostnega modula oziroma celotnega električnega pogonskega sistema. Druga plast 3D struktuirane mreže je s pravokotno postavljenimi prevodnimi elementi, uporabljenimi za povezovanje potrebnih prevodnih povezovalnih elementov potenciala P in N. Za povezovanje med seboj ortogonalno prepletenih prevodnih povezovalnih elementov je potrebno zagotoviti dober električni in termični stik in tudi dober mehanski stik. V prikazani konstrukciji je uporabljeno vijačenje, možno je prevodne elemente tudi zakovičiti, zvariti ali spajkati. Na drugem nivoju so z ene strani prispajkani in z druge strani z žičnimi povezavami priključeni MOSFET tranzistorji, ki so uporabljeni za močnostna stikala modula. Ker so razdalje med prevodnimi elementi in posamezni sklopi močnostnih stikal zmanjšane na minimalne, kar jih dovoljuje konstrukcija, so tako upornosti povezav majhne. Z realizacijo dobrih električnih povezav med posameznimi prevodnimi povezovalnimi elementi je omogočeno prevajanje velikih tokov gostot. V patentih [15] in [16] sta predlagani izvedbi povezovanja priključkov močnostnih elementov oziroma sklopov, ki skupaj v parih tvorijo stikala, s prevodnimi elementi skozi zrak nad osnovno ploščo. Za povezavo vrat MOSFET tranzistorjev in signalov logično krmilne enote je poskrbljeno z žičnimi povezavami, kjer je bondirna blazinica pritrjena na tiskanem vezju osnovne plošče. S to rešitvijo je žična povezava vrat MOSFET tranzistorja vodena po zraku med 3D struktuirano povezovalno mrežo do strukture tiskanega vezja osnovne plošče. Na ta način so ločene poti visokih tokovnih gostot in logičnih krmilnih signalov. Vsak posamezen sklop močnostnega stikala je uporabljen za priklop pozitivnega ali negativnega potenciala napajalnega vira na izhodni priključni terminal F1, F2, F3 ali Fp. Z ustreznim algoritmom vklapljanja in izklapljanja posameznih sklopov močnostnih stikal so na izhodnih priključni terminalih F1, F2, F3 in Fp generirani signali za poganjanje priključenih bremen. Tretjo plast 3D struktuirane povezovalne mreže sestavljajo prevodni povezovalni elementi, ki so priključeni na pozitivni ali na negativni potencial napajalnega vira. Z vgradnjo prevodnih povezovalnih elementov tretje plasti je poskrbljeno za enakomerno porazdelitev potencialov napajalnega vira po celotni 3D struktuirani povezovalni mreži. Hkrati pa uporaba tretje plasti služi tudi za porazdelitev potenciala napajalnega vira kondenzatorskim elementom kondenzatorskega modula. S takim načinom izvedbe priključitve kondenzatorskega modula so zagotovljene nizke parazitne upornosti in nizke induktivnosti električnih povezav. Kondenzatorski modul je v predlagani izvedbi močnostnega modula pritrjen na tretjo plast, ki jo tvorijo prevodni povezovalni elementi. Z dobro mehansko pritrditvijo, ki je v predlagani izvedbi realizirana z vijačnimi elementi, je rešena tudi mehanska pritrditev kondenzatorskega modula. Predlog drugega načina priključitev kondenzatorskega modula je v [1] predlagana z uporabo vzmetnih elementov. Na sliki 8 je prikazan celotni sestav predlagane realizacije močnostnega modula, sestavljenega iz osnovne plošče, tridimenzionalne struktuirane povezovalne mreže in kondenzatorskega modula, skupaj s pritrjenimi priključnimi terminali N, P napajalnega vira in F1, F2, F3 faz asinhronskega motorja in pomožne faze Fp. Slika 8: Sestavljen močnostni modul: osnovna plošča, 3D struktuirana povezovalna mreža in kondenzatorski modul Predstavljen predlog zasnove konstrukcije močnostnega modula na sliki 8 je realizacija v treh nivojih, kjer je med posameznimi nivoji poskrbljeno za nizke upornosti povezav in prehod termičnih izgub med posameznimi nivoji na hladilno telo. 3.2.4 Kondenzatorski modul Kondenzatorski modul na sliki 9 predstavlja zadnji, tretji, nivo močnostnega modula in služi za priključitev kondenzatorskih elementov. Tretji nivo je sestavljen iz dveh delov: dvostranskega tiskanega vezja in kondenzatorskih elementov. Dvostransko tiskano vezje kondenzatorskega modula je realizirano na način, da je možno priključne sponke kondenzatorjev namestiti blizu vrhnji površini prevodnih povezovalnih elementov drugega nivoja. Na spodnji strani tiskanega vezja so izdelane kontaktne površine, ki služijo za električni stik s prevodnimi povezovalnimi elementi 3D, struktuirano povezovalno mrežo porazdeljenega pozitivnega in negativnega potenciala napajalnega vira. Uporaba dvostranskega tiskanega vezja omogoča nižje parazitne induktivnosti povezav in nižje parazitne upornosti, kar direktno vpliva na kvaliteto priključitve kondenzatorskega modula. Slika 9: Kondenzatorski modul Pritrditev kondenzatorskega modula je lahko realizirana z različnimi načini, kot je spajkanje, točkovno varjenje ali z vijačnimi elementi. V prikazani zasnovi konstrukcije močnostnega modula so uporabljeni vijačni elementi. V predlagani zasnovi kondenzatorskega modula je možna uporaba različnih vrst kondenzatorjev. V konkretnem primeru realizacije močnostne stopnje so za kondenzatorske elemente uporabljeni elektrolitski in poliestrski kondenzatorji. 3.3 Realizirana močnostna stopnja Na sliki 10 je prikazana realizacija močnostnega modula za krmiljenje trifaznega asinhronskega motorja in krmiljenje pomožne faze z baterijskim napajanjem. Na sliki 10 je vidnih šest močnostnih priključnih terminalov. Robustnost priključnih terminalov služi za ožičenje na baterijski napajalni vir in na priklop krmiljenega trifaznega asinhronskega motorja na drugi strani. Poleg treh terminalov faz, namenjenih za krmiljenje trifaznega asinhronskega motorja, je še priključni terminal pomožne faze. Izvedba pritrditve kondenzatorskega modula je realizirana z vijačnimi elementi. Slika 10: Fotografija realiziranega močnostnega modula 4 Studije preklopnih lastnosti delovanja močnostnega modula V poglavju je predstavljen model in SPICE simulacije močnostnega n-kanalnega MOSFET tranzistorja, ki je uporabljen kot močnostno stikalo. Predstavljeni simulacijski rezultati nam nudijo vpogled v delovanje tranzistorja v različnimi režimih delovanja. Predstavljeni so simulacijski rezultati in analiza delovanja ob preklopih tranzistorja pod različnimi pogoji krmiljenja. Opisane so tudi lastnosti substratne diode, ki je del strukture opazovanega MOSFET tranzistorja. V nadaljevanju poglavja je predstavljen tudi SPICE model močnostnega modula. Predstavljen je tudi SPICE model bremena, ki je nepogrešljiv del simulacijske sheme za analizo delovanja močnostnega modula. V močnostnem modulu so vključena močnostna stikala, kjer so za gradnike uporabljeni SPICE modeli n-kanalnih MOSFET tranzistorjev, obravnavani v prvem delu tega poglavja. Paleta analize delovanja modela močnostnega modula je predstavljena od opisa v idealnih razmerah in se nato s postopnim dodajanjem parazitnih komponent modelu močnostnega modula približa realnemu močnostnemu modulu. Za izvajanje simulacij električnih vezij, skupaj z uporabljenimi modeli elementov, je bil uporabljen simulator H-SPICE. 4.1 Močnostno stikalo 4.1.1 Model močnostnega MOSFET tranzistorja Za model n-kanalnega močnostnega MOSFET tranzistorja je bil izbran n-kanalni MOSFET tranzistorja proizvajalca Vishay Siliconix SUC110N05-03 [17], ki je uporabljen tudi v realiziranem močnostnem modulu. SPICE model z imenom SUC110N05-03 pripada SPICE modelu izbranega tranzistorja. Model tranzistorja je podan s strani proizvajalca in je predstavljen v nadaljevanju. Za izdelavo MOSFET tranzistorja je uporabljena vertikalna TrenchFET MOS tehnologija, ki v primerjavi s planarno DMOS izvedbo omogoča večjo gostoto tranzistorskih celic, iz katerih je sestavljen posamezen MOSFET tranzistor. Prevodni kanal med izvorom (D - drain) in ponorom (S - source) tranzistorja je izdelan v vertikalni smeri. Z vertikalno smerjo kanala je tako optimizirana dolžina in hkrati tudi prevodna pot toka skozi kanala tranzistorja. Kratka vertikalna pot med zgornjo (S) in spodnjo (D) sponko tranzistorja omogoča nizkoohmsko tokovno pot po prevodnem kanalu močnostnega MOSFET, kar so tudi glavne prednosti TrenchMOS tehnologije pred ostalimi tehnologijami [18]. Na sliki 11 je prikazan SPICE model n-kanalnega MOSFET tranzistorja. Predstavljen model tranzistorja je sestavljen iz množice elementov. Množico elementov modela tvorijo: n-kanalnega MOSFET tranzistorja M1, serijske upornosti kanala Ri, p-kanalnega MOSFET tranzistorja M2, kapacitivnosti CGS in substratne diode DBD (ang. »body diod«). Namen uporabe medseboj povezanih elementov, prikazanih na sliki 11 modela MOSFET tranzistorja, se je kar najbolje približati realnemu delovanju opazovanega realnega tranzistorja. Slika 11: SPICE model n-kanalnega MOSFET tranzistorja Modeli MOSFET tranzistorjev v simulacijskem okolju SPICE so razdeljeni v več stopenj, s katerimi so določene lastnosti in principi delovanja modela. Uporabljen SPICE model n-kanalnega MOSFET tranzistorja spada v stopnjo modela imenovanega Level 3. Level 3 model tranzistorja je model, ki je deloma pridobljen empirično oziroma z meritvami posameznih parametrov realiziranega MOSFET tranzistorja in določen tudi z matematičnimi izrazi, ki opisujejo fizikalne procese delovanja tranzistorja (npr. enačba za izračun toka ponora IDS MOSFET tranzistorja). Prednosti opisa modela MOSFET tranzistorja s stopnjo Level 3 v primerjavi z ostalimi (npr. Level 2), je v hitrejši konvergenci, v krajših simulacijskih časih in večjih točnostih izračunanih simulacijskih rezultatov. Natančnejši opis stopnje modela Level 3 modela, vključno z opisi simulacijskih parametrov MOSFET tranzistorja in uporabljenimi matematičnimi izrazi, so navedena v [19]. V nadaljevanju je predstavljen uporabljen opis n-kanalnega močnostnega MOSFET tranzistorja stopnje Level 3 model SUC110N05-03 v SPICE simulacijskem okolju: SUBCKT SUC110N05-03 4 1 2 M1 3 1 2 2 NMOS W=16118990u L=0.25u M2 2 1 2 4 PMOS W=16118990u L=0.60u R1 4 3 RTEMP 25E-4 CGS 1 2 9000E-12 DBD 2 4 DBD MODEL NMOS + RS = 7E-4 + KP = 1E-5 + VMAX = 0 + ETA = 1E-4 + IS = 0 +CGSO =0 NMOS ( LEVEL = 3 TOX = 7E-8 RD = 0 NSUB = 3.55E17 U0 = 650 XJ = 5E-7 KAPPA = 1E-4 TPG = 1 LD = 0 CGDO = 0 CGBO = 0 + NFS = 0.8E12 DELTA = 0.1) MODEL PMOS PMOS ( LEVEL = 3 +NSUB = 1.7E16 TPG = -1) TOX = 7E- MODEL DBD D (CJO=3800E-12 VJ=0.38 M=0.34 +RS=0.1 FC=0.1 IS=1E-12 TT=5E-8 N=1 BV=55.2) MODEL RTEMP RES (TC1=6E-3 TC2=5.5E-6) Uporabljen model tranzistorja je uporaben za simuliranje v linearnih in preklopnih režimih delovanja v temperaturnem območju -55°C do +125°C. V modelu so upoštevani mehanizmi polnjenja in praznjenja naboja na krmilni elektrodi (G - gate), prehodnimi pojavi in vpliv substratne diode MOSFET tranzistorja (ang. diode reverse recovery characteristics). Analiziran model n-kanalnega MOSFET tranzistorja pripada realnemu MOSFET tranzistorju, ki je kasneje uporabljen tudi pri sami realizaciji močnostnega modula. Tako je omogočena neposredna primerjava SPICE simulacij skih rezultatov modela močnostnega modula in meritev realiziranega močnostnega modula, kar je predstavljeno v nadaljevanju tega dela. 4.1.2 SPICE simulacija modela MOSFET tranzistorja MOSFET tranzistor je polprevodniški element s štirimi priključnimi sponkami: ponor D, izvor S, krmilna elektroda vrat G in substrat B. Priključna sponka B predstavlja substrat tranzistorja in je vezana na potencial priključne sponke S. Substrat B tranzistorja v realnosti predstavlja osnovno strukturo rezine (ang. wafer), na kateri je s tehnološkimi postopki izdelana struktura MOSFET tranzistorja. Delovanje tranzistorja je v osnovi možno razdeliti na tri različne režime delovanja. Režim delovanja je odvisen od posameznih priključenih napetosti med priključnimi sponkami MOSFET tranzistorja. Režimi delovanja n-kanalnega MOSFET tranzistorja so razdeljeni na spodaj našteta tri področja [20]: • Zaporni režim: Pogoj: VGS Vthin VDS > (VGS - VTH) !DS W (VGS VTH ) L 2 (5) (6) Pri režimih delovanja so poleg pogojev za posamezni režim delovanja MOSFET tranzistorja predstavljeni tudi izrazi za izračun IDS toka, ki teče skozi priključni sponki D in S tranzistorja. Predstavljeni izrazi (2), (4) in (6) so poenostavljeni izrazi za izračun toka IDS v različnih režimih delovanja in ne upoštevajo vrsto ostalih lastnosti delovanja MOSFET tranzistorja (npr. modulacija kanala ipd.) kot je to izvedeno pri Level 3 SPICE modelih MOSFET tranzistorjev [19]. Za uporabo MOSFET tranzistorja kot močnostnega stikala sta primerna zaporni in linearni režim delovanja. V zapornem režimu delovanja tranzistor med priključnima sponkama D in S predstavlja odprto oziroma razklenjeno stikalo (R ^ rc>). V linearnem režimu delovanja je možno tranzistor uporabiti kot zaprto oziroma sklenjeno stikalo (R ^ 0), ki je krmiljeno s krmilno napetostjo VGS. V linearnem režimu delovanja je tako vzpostavljen prevodni kanal med D in S, po katerem teče električni tok IDS. MOSFET tranzistor si lahko v električnem vezju, tako v zapornem in v linearnem režimu delovanja, predstavljamo kot element s spremenljivo upornostjo, ki je določena z napetostnim nivojem krmilne elektrode G. Prevodnost kanala tranzistorja je poleg ostalih parametrov (npr. temperature) odvisna predvsem od priključene napetosti VGS, kot bo prikazano v nadaljevanju. S simulacijskim paketom H-SPICE so v nadaljevanju predstavljeni simulacijski rezultati n-kanalnega MOSFET tranzistorja v linearnem režimu delovanja. Na sliki 12 je prikazano simulacijsko vezje z n-kanalnim MOSFET tranzistorjem, uporom Rg in Rgdown ter napetostni generatorji Vgate, Vb+, Vb- in Vs. Napetostni generatorji z vrednostjo 0V v simulacijskem okolju SPICE služijo za merjenje tokov v posameznih vejah sheme. Krmilna elektroda G tranzistorja je priključena na krmilni generator in z napetostjo Vin. Upor Rl = 0.1Q predstavlja idealno uporovno breme (npr. električni grelec) in je priključen med pozitivnim potencialom napajalne napetosti Vb+ in priključno sponko D tranzistorja. Slika 12: Simulacijsko vezje n-kanalnega MOSFET tranzistorja Upor Rgdown je priključen med krmilnim napetostnim generatorjem in negativnim potencialom napetosti napajalnega vira Vb- in služi za prenos potenciala Vb- v primeru odprtih sponk na krmilni sponki in. V primeru odprtih sponk in je z uporom Rgdown na tranzistorju vzpostavljen pogoj VGS < VTh. Upor Rgdown, ki služi predvsem kot zaščita pred nezaželenimi morebitnimi zunanjimi motnjami, ki bi lahko nenadzorovano povzročile vklop tranzistorja. Nenadzorovana zunanja motnja iz okolja lahko povzroči pri delovanju močnostnega MOSFET tranzistorja oziroma močnostne stopnje nezaželeno delovanje in v nekaterih primerih lahko vodi do okvare ali uničenja močnostne stopnje. Upor Rg, priključen neposredno v serijo s krmilno sponko G tranzistorja, služi za omejitev vklopnega in izklopnega toka in posledično vpliva tudi na dinamiko krmilnega signala na krmilni sponki G tranzistorja in drugih opazovanih signalov, kot bo predstavljeno tudi v nadaljevanju. Na sliki 13 je prikazana karakteristika IDS(VDS, VGS) SPICE modela n-kanalnega MOSFET tranzistorja. Vrednosti tokov IDS predstavljajo rezultate simulacije pri napetostih VDS v območju od 0V do 0.8V in pri krmilnih napetostih krmilnega generatorja in, ki diskretno narašča od 3V do 10V s korakom 1V. Napetost VGS je napetost, merjena med priključnima sponkama G in S tranzistorja. Iz poteka karakteristike Ids(Vds, Vgs) je razvidno, da tok IDS pri nivojih VGs napetosti, nižjih od nivoja pragovne napetosti VTH, praktično ne teče. Pri napetosti VGS > VTH vidimo, da narašča tudi vrednost toka IDS skozi vzpostavljeni prevodni kanal MOSFET tranzistorja. WA) 200 ■ 150 - 100 ■ 50 - yv) 0 i * \ v Vgs— 10v < * t_______ . / , ✓, - / !,.-•- ss s V r t- . •* ! * i '>üs= 5v ." ~ ~ Vgs= 3v Vjqs= 4v t i VOLTS 0 KU m 200 m 34» m 4C«m 5l»in M»m 7«lin KI Slika 13: Karakteristika Ids(Vgs, Vds) SPICE modela n-kanalnega MOSFET tranzistorja Na sliki 14 sta prikazani karakteristiki IDS(VDS, VGS) in RDSon(VDS, VGS). Karakteristiki predstavljata IDS in RDSon pri spreminjajoči napetosti VDS v območju od 0V do 1V in priključeni napetosti krmilne elektrode VGS v območju od 5V do 15V, s korakom po 1V. Slika 14 prikazuje tok IDS in upornost prevodnega kanala RDSon ki sta parametra, neposredno odvisna od priključenih napetosti VDS in VGS. Zgornji graf slike 14 prikazuje karakteristiko IDS(VDS, VGS), na spodnjem delu slike 14 pa je z uporabo Ohmovega zakona (7) izračunana upornost RDSon vzpostavljenega prevodnega kanala v aktivnem režimu delovanja. R _ VDSon DSon i (7) 1 DSon Slika 14: Karakteristika Ids(Vgs, Vds) in RDson(VGs, Vds) pri temperaturi 27C Simulirana upornost kanala MOSFET tranzistorja RDSon je pri nastavljenih napetostih VDs in VGS v območju med 3.35mfi do 3.9mfi, kar je razvidno iz spodnjega grafa slike 14. V uporabljenem SPICE modelu n-kanalnega MOSFET tranzistorja je zajet tudi vpliv spreminjanja temperature Temp strukture tranzistorja. Na sliki 15 so prikazani simulacij ski rezultati toka IDS in upornosti RDSon v odvisnosti od spreminjajoče temperature Temp v območju od -40°C do 120°C s korakom 20°C. Sprememba vrednosti toka IDS skozi prevodni kanal tranzistorja ima negativni temperaturni koeficient. Z naraščajočo temperaturo strukture oziroma okolice tranzistorja, se vrednost toka IDS zmanjšuje, pri padajoči temperaturi okolice pa se vrednost toka IDS zvišuje. Pri karakteristikah IDS(VDS, Temp) in RDSon(VDS, Temp) na sliki 15 napetost VDS narašča od 0V do 0.8V, napetost VGS ima vrednost 15V, kar zagotavlja odprt kanal MOSFET tranzistorja. Slika 15: Karakteristika IDS(VDS, Temp) in izračun RDSon( VDS, Temp) pri različnih temperaturah od-40°Cdo 120°Cs korakom 20°C Pri temperaturi Temp -40°C je upornost vzpostavljenega prevodnega kanala RDSon 2.4mfi, pri temperaturi Temp +120°C pa se upornost kanala poveča na ~5mfi. Na tem mestu bi se le na kratko posvetil razlagi fizikalnega ozadja delovanja n-kanalnega MOSFET tranzistorja in vpliva temperature Temp na upornost prevodnega kanala RDSon. Negativni temperaturni koeficient upornosti je neposredno povezan s temperaturnim koeficientom toka IDS. V strukturi n-kanalnega MOSFET tranzistorja so večinski nosilci električnega naboja elektroni. Mobilnost elektronov je funkcija električnega polja in povprečne hitrosti elektronov v polprevodniku. V izrazu (8) je predstavljena relacija med jakostjo električnega polja mobilnostjo elektronov in povprečno hitrostjo elektronov. v = -\xnE (8) Pri spremembi temperature se spremeni povprečna hitrost elektronov, ki v konstantnem električnem polju neposredno vpliva na spremembo mobilnosti elektronov |in. Naraščajoča temperatura neposredno vpliva na zmanjšanje povprečne hitrosti elektronov in s tem se posledično zniža tudi mobilnost elektronov |in. Specifična električna prevodnost g kanala med priključnima sponkama D in S MOSFET tranzistorja je definirana kot funkcija osnovnega naboja elektrona eo, koncentracije elektronov n in mobilnosti elektronov |in, predstavljena z izrazom (9). o = e0n^n (9) Povišanje temperature strukture MOSFET tranzistorja ima za posledico zmanjšanje specifične električne prevodnosti g, ki neposredno vpliva na znižanje gostote električnega toka oziroma na znižanje vrednosti IDS toka po prevodnem kanalu MOSFET tranzistorja. Povezava med specifično električno prevodnostjo, jakostjo električnega polja in gostoto električnega toka je podana z izrazom (10). j = oE (10) V literaturi [20], [21] so posamezni vplivi in ozadje fizikalni mehanizmi lastnosti prevodnosti vzpostavljenega kanala MOSFET tranzistorja podrobneje razloženi. 4.1.3 Opis substratne diode Zgradba same integrirane strukture n-kanalnega MOSFET tranzistorja je med področjema ponora D in substratom B spoj, poimenovan substratna dioda. Zaradi substratne diode v strukturi MOSFET tranzistorja toka IDS v inverzni smeri ni mogoče omejiti. Substratna dioda prevaja inverzni tok IDS, ki je enak toku substratne diode ISD, pri napetostih VSD, ki jo imenujemo prevodna napetost substratne diode. Substratna dioda je zaradi prevajanja toka ISD prikladna pri uporabi v močnostnih modulih oziroma močnostnih stopnjah (npr. mostiščna vezava), ki zahtevajo tudi prevodno pot inverznega toka IDS. Inverzni tok IDS je lahko poimenovan tudi kot tok prostega teka (ang. freewheeling current). Simulacij ski rezultat, prikazan na sliki 16, prikazuje karakteristiko IDS(VSD, Temp) v območju VSD od 0 do 1.2V, opazovano pri temperaturah Temp 27°C in 120°C. Iz slike 16 je razvidno, da napetost substratne diode VSD pada z naraščajočo temperaturo. ISD(A) 200 100 60 + 40 20 10 + 1 / 1 / 1 1 1 / / 1 1 1 l 1 i 7 t 7 i / t \ Temp = 120°c/ j 1 / i I t I L L i L i f j i I r 7 i j t j Temp = 27° / j / / / / 2 VSD (V) Slika 16: Karakteristika substratne diode ISD(VSD, Temp) Podrobnejša analiza delovanja substratne diode MOSFET tranzistorja je navedena v literaturi [8] in [22]. 4.1.4 Vklop in izklop MOSFET tranzistorja Pomemben parameter pri krmiljenju krmilne sponke G, ki je direktno vezan na karakteristiko oziroma na čas vklopa in čas izklopa MOSFET tranzistorja uporabljenega kot stikalo, je kapacitivnost, ki jo je potrebno polniti ali prazniti z napetostnim generatorjem ali z zunanjim krmilnim signalom (npr. zunanje logično vezje). MOSFET tranzistor za krmilni generator predstavlja kapacitivnost, ki jo je za vklope in izklope tranzistorja potrebno polniti oziroma prazniti. Nastavitev polnilnega in praznilnega krmilnega toka, potrebnega za vklop in izklop tranzistorja, je neposredno možno določati z vrednostjo Rg. Z vgradnjo upora Rg omejimo tok napetosti generatorja in, saj tokovne špice pri vklopu in izklopu lahko dosegajo vrednosti nekaj amperov. Tokovne špice je pri realiziranem močnostnem modulu potrebno omejiti zaradi omejene nazivne moči vgrajenega upora Rg in tokovne zmogljivosti prevodnih sledi tiskanega vezja. Posledica omejitve krmilnega toka z uporom Rg se neposredno odraža na času vklopa in izklopa krmiljenega močnostnega MOSFET tranzistorja in tako tudi neposredno vpliva na hitrost vzpostavitev in prekinitev prevodnega kanala med D in S priključno sponko. Rezultati simulacij pri različnih vrednostih upora Rg: 1Q, 5fi, 10Q in 50Q, so za vklop močnostnega MOSFET tranzistorja prikazani na sliki 17. Na sliki 18 so prikazani rezultati simulacije pri izklopu tranzistorja pri navedenih vrednostih uporov Rg. Na obeh slikah 17 in 18 so prikazani sledeči grafi signalov: ■ Prvi graf: napetost Vin signala krmilnega napetostnega generatorja priključenega na upor Rg ■ Drugi graf: Ivgate - tok, ki teče v krmilno elektrodo G tranzistorja ■ Tretji graf: VGS - napetost med priključkoma sponk G in S tranzistorja ■ Četrti graf: VDS - padec napetosti med priključkoma sponk D in S tranzistorja Slika 17: Vpliv različnih vrednosti Rg upora pri vklopu tranzistorja 13 Vin (V) 10 ■ 5 • (1 - - "I ...... ......... j r legate (A) 3 2 1 0 _____Rg_=|5Q_ k Rg=1 oq V ■ - -i r=—-- i RG=50n Vgs (V) 10 " 10 ■ 5 ■ n ... Nv R" " - j ----^-^S—-- --- -i- VDS (V) 24 ' 23.99 - 23.98 ■ 23,97 ■ 2396 -23.95 . // L/ L - L- ___ ; ; ; i - i i i ---------- TIME IUI ■ lonosm umi (D lfcllJm 1011! I io.ua«! 10113 k t (S) Slika 18: Vpliv različnih vrednosti Rgpri izklopu tranzistorja Neposreden vpliv vgradnje upora Rg pomeni tudi omejitev toka krmilnega generatorja in vpliv na dinamiko signalov, kot bo prikazano v nadaljevanju poglavja. Pri rezultatih simulacije vklopa in izklopa MOSFET tranzistorja, prikazanih na slikah 17 in 18, je razvidno, da je čas vklopa krajši kot čas izklopa tranzistorja. Razliko pri časih vklopa in izklopa MOSFET tranzistorja je možno razložiti s pomočjo izraza (11). Upor Rg in kapacitivnost priključene krmilne elektrode G tranzistorja namreč predstavljata RC vezje s časovno konstanto, ki je krmiljen z izhodno napetostjo Vin krmilnega generatorja. Krmiljenje MOSFET tranzistorja s strani krmilnega generatorja in predstavlja RC vezje, kjer je čas polnjenja oziroma čas praznjenja določen s časom At uporabljenem v izrazu (11). _ AU At — CM0SFET • - (11) 'vgate V izrazu (11) predpostavimo, da kapacitivnost Cmosfet in tok Ivgate predstavljata konstantni veličini. Kapacitivnost CMOSFET je v veliki meri določena s samo strukturo in geometrijo MOSFET tranzistorja, ki jo čuti krmilni generator, priključen na krmilno elektrodo G. Tako predpostavimo, da je kapacitivnost CMOSFET tako pri vklopu kot izklopu krmiljenega MOSFET tranzistorja ista. Enako predpostavimo tudi za vrednost toka Ivgate, ki je določen z izbiro vrednosti upora Rg. Ker je vrednost upora Rg konstantna, je tako enaka pri vklopu kot pri izklopu krmiljenega tranzistorja. Iz tega sledi, da je tudi tok Ivgate, uporabljen za polnjenje oziroma praznjenje kapacitivnosti Cmosfet, enak. Sprememba napetosti v izrazu (11), označena s simbolom AU, lahko v opazovanem primeru preklapljanja tranzistorja izenačimo s spremembo napetosti VGS krmiljenega tranzistorja. Pri vklopu MOSFET tranzistorja je za vzpostavitev prevodnega kanala potrebno doseči pogoj VGS > VTH. Sprememba napetosti VGS je tako enaka napetostnem nivoju pragovne napetosti VTH krmiljenega tranzistorja. Pri izklopu tranzistorja je zahtevana sprememba napetosti AU oziroma VGS, da zagotovimo pogoju VGS < VTH, večja. Razlika spremembe napetosti VGS pri izklopu tranzistorja je enaka razliki med visokim napetostnim nivojem krmilnega generatorja in in VTH. Na sliki 18 je napetost Vin pred izklopom tranzistorja enaka 15 V; tako je sprememba napetosti AU, potrebna za prekinitev prevodnega kanala krmiljenega MOSFET tranzistorja, enaka razliki med 15V in pragovno napetostjo VTH. Sprememba napetosti AU je pri vklopu manjša kot pri izklopu. S tem je posledično tudi čas vklopa krajši od časa izklopa tranzistorja. Razlika preklopnih časov je razvidna na predstavljenih simulacijskih rezultatov na slikah 17 in 18. V 4.2 Studija preklopov močnostnega modula s V • • 1 • • pomočjo simulacij Za analizo simulacije preklopov močnostnega modula zadostuje opazovanje zgolj enega močnostnega stikala s priključenim bremenom. Pri analizi delovanja modela močnostnega modula je uporabljena topologija električne vezave (slika 2), kjer je močnostno stikalo vezano med priključka napajalnega vira. Posamezno močnostno stikalo predstavljata dva močnostna sklopa (slika 3). Posamezni sklop močnostnega stikala je sestavljen z vzporedno vezanimi močnostnimi MOSFET tranzistorji. Model močnostnega tranzistorja je že uporabljen SPICE model SUC110N05-03. En sklop močnostnega stikala je priključen med pozitivnim potencialom napajalnega vira in terminalom faze, drugi sklop pa je priključen med terminalom faze in negativnim potencialom napajalnega vira. Priključitev bremena močnostnega modula je možna na dva načina. Prvi način priključitve bremena je priključitev bremena med pozitivnim potencialom napajalnega vira in terminalom faze (slika 19). Drugi način je breme, priključeno med terminalom faze in negativnim potencialom baterijskega napajalnega vira (slika 20). V nadaljevanju so predstavljene le simulacije preklopov močnostnega modula z bremenom, priključenim med pozitivnim potencialom napajalnega vira Vb+ in terminalom faze faza. Simulacije, kjer je model bremena vezan med priključkom faze in negativnim potencialom napajalnega vira, so s stališča razumevanja in analize delovanja ob preklopih enake. Razlike med obema načinoma priključitve modela navitja bi bile le v nekaterih smereh opazovanih tokov in polaritet napetosti. Del merilnih rezultatov je bil predstavljen tudi v [13] in [14]. v 4.2.1 Studija preklopov močnostnega modula v idealnih razmerah Pri študiji preklopov modela močnostnega modula v idealnih razmerah so upoštevane naslednje poenostavitve pri izvajanju simulacij: 1. Ni priključenega Rg upora med krmilnim generatorjem in in sponkami G tranzistorjev. 2. Niso upoštevani parazitni vplivi priključnih vodnikov - upornost in induktivnost povezav in bakrenih kablov. 3. Niso upoštevane ohmske izgube na kondenzatorskem modulu, kot so parazitna upornost povezav in skupna serijska upornost kondenzatorjev (ang. ESR -equivelant serial resistance). Slika 19 prikazuje simulacijsko shemo, kjer je med terminalom faze faza in pozitivnim potencialom napajalnega vira Vb+ vzporedno skupaj z bremenom, vezan vzporedni sklop petih modelov MOSFET tranzistorjev. Vzporedni sklop vezanih MOSFET tranzistorjev med pozitivnim potencialom napajalnega vira in terminalom faze bomo poimenovali kot zgornji vzporedni sklop tranzistorjev. Spodnji vzporedni sklop tranzistorjev pa so tranzistorji, ki so priključeni med terminalom faze faza in negativnim potencialom napajalnega vira Vb-. Kondenzatorski modul je priključen med terminaloma Vb+ in Vb- napajalnega vira s skupno kapacitivnostjo C, ki je enaka 26000^F. Izbrana skupna kapacitivnost kondenzatorskega modula je enaka skupni kapacitivnosti v realizirani močnostni stopnji. Spodnji vzporedno vezani sklop MOSFET tranzistorjev je krmiljen s priključenim krmilnim generatorjem Vin. Krmilne elektrode G zgornjih vzporedno vezanih tranzistorjev, ki so vzporedno vezani z bremenom, pa so priključene na skupno vozlišče priključnih sponk S. S povezavo priključnih sponk G in S zgornjih vzporedno vezanih tranzistorjev je izpolnjen pogoj, da so tranzistorji v zapornem režimu delovanja. Simulacij ski model bremena v prikazani simulacij ski shemi je realiziran z uporabo navitja trifaznega asinhronskega motorja vezanega v trikotni konfiguraciji. S pomočjo meritev so bili določeni parametri uporabljenega navitja motorja, ki so uporabljeni za SPICE model bremena. Model bremena je poenostavljeno predstavljen z zaporedno vezavo induktivnosti Lmot = 700^H in upornosti Rmot = 6mfi. V literaturi [10] so navedene lastnosti, režimi delovanja in nadomestne vezave asinhronskih strojev, podrobneje predstavljene. Predstavljen model bremena je uporabljen v vseh nadaljnjih simulacijah poglavja. Slika 19: Simulacijska shema z bremenom, priključenim med terminalom pozitivnega potenciala napajalnega vira in terminalom faze Na sliki 20 je prikazana zrcalna situacija simulacij ske sheme glede na simulacij sko shemo prikazano na sliki 19. Breme je priključeno med terminalom faze in negativnim potencialom napajalnega vira vzporedno s spodnjim vzporedno vezanim sklopom tranzistorjev. V primeru slike 20 je krmiljen zgornji vzporedni sklop tranzistorjev. Slika 20: Simulacijska shema z bremenom, priključenim med terminalom faze in terminalom negativnega potenciala napajalnega vira Na simulacijskih shemah so napetostni viri uporabljeni za merjenje tokov, ki so navedeni na spodnjem seznamu: ■ Vb+ meritev toka skozi priključek pozitivnega potenciala napajalnega vira ■ Vb- meritev toka skozi priključek negativnega potenciala napajalnega vira ■ Vcond meritev toka skozi kondenzatorski modul ■ Vdr meritev toka skozi prevodni kanal krmiljenega vzporedno vezanega sklopa močnostnih MOSFET tranzistorjev ■ Vmot meritev toka skozi navitje priključenega bremena - motorja ■ Vphase meritev faznega toka ■ Vgup meritev toka krmilnih elektrod G zgornjih vzporedno vezanega sklopa tranzistorjev ■ Vgdown meritev vrednosti toka krmilnih elektrod G spodnjega vzporedno vezanega sklopa tranzistorjev Vhodna priključna sponka in močnostnega modula je priključena na krmilni signal napetostnega generatorja, ki direktno krmili priključene tranzistorje močnostne stopnje. Na sliki 19 je na vhodno sponko in priključen upor Rgdown na negativni potencial napajalnega vira Vb-.; na sliki 20 pa je med vhodno sponko in in terminalom faze vezan upor Rgup, ki služi za prenos potenciala terminala faze Vfaza. Za upora Rgdown in Rgup je izbrana vrednost 1kQ. Izbrane vrednosti uporov so uporabljene pri vseh simulacijskih rezultatih, kot tudi pri meritvah na realizirani močnostni stopnji, ki je predstavljena v nadaljevanju tega dela. Simulacijski rezultati sheme z bremenom, priključenim med pozitivnim napajalnim terminalom in terminalom faze (slika 19), so prikazani na sliki 21. Slika 21 prikazuje grafe simulacijskih signalov opisanih spodaj: ■ Prvi graf: Vin - napetost in krmilnega napetostnega generatorja, ki je priključen na upor Rg ■ Drugi graf: Ivgdown - tok, ki teče v krmilno elektrodo G spodnjega vzporedno vezanega sklopa tranzistorjev ■ Tretji graf: VDS - padec napetosti med priključnima sponkama D in S tranzistorja ■ Četrti graf: Ivb+ - tok napajalnega (baterijskega) vira Slika 21: Detajl - Signali simulacije z bremenom, priključenim med terminalom pozitivnega potenciala napajalnega vira in terminalom faze Pri simulaciji tok krmilnega signala Ivgdown dosega vrednosti čez nekaj 100 A, saj tok krmilnega vhoda in ni tokovno omejen. Razvidno je, da tako velik tok Ivgdown teče le ob preklopih spodnjega vzporedno vezanega sklopa tranzistorjev. Tok Ivgdown je potreben za polnjenje in praznjenje kapacitivnega bremena, ki ga predstavlja skupna kapacitivnost krmilnih elektrod G spodnjega vzporedno vezanega sklopa krmiljenih tranzistorjev. Vklopi in izklopi MOSFET tranzistorja so hipni in razen ob preklopih ni opaziti dinamike signalov. Iz simulacij skih rezultatov lahko s pomočjo Ohmovega zakona izračunamo skupno upornost krmiljenega vzporednega sklopa petih močnostnih MOSFET tranzistorjev v linearnem režimu delovanja (in='1'). Padec napetosti VDSon pri vklopljenem spodnjem vzporedno vezanem sklopu tranzistorjev znaša 173.4mV. Tok faze Ivfaze, ki teče po prevodni poti spodnjih vzporedno vezanega sklopa MOSFET tranzistorjev, je enak 258.9A. Iz tega sledi, da je skupna upornost RDSon vzporednega sklopa močnostnih MOSFET tranzistorjev enaka 0.66mfi. Izračunana skupna upornost vzporednega sklopa RDSon je pričakovana, saj je identična teoretičnemu izračunu skupne upornosti petih vzporedno vezanih uporabljenih SPICE modelov MOSFET tranzistorjev. Čeprav se vrednost toka napajalnega vira Ivb+ v času (in='1') po dosežem stacionarnem stanju spreminja v območju 0.5A, to nima omembe vrednega vpliva na upornost krmiljenega spodnjega vzporednega sklopa tranzistorjev, saj se upornost spodnjega vzporednega sklopa tranzistorjev RDSon ne spreminja. S spremembo toka Ivb+ se posledično spreminja le padec napetosti VDSon, ker je upornost RDSon konstantna. Med aktivnim prevajanjem toka po prevodnem kanalu spodnjega vzporednega sklopa tranzistorjev je možno s pomočjo izraza (12) izračunati statične izgube PDSon, ki so enake 44.9W. ^DSon = ^DSon ' ^vfaza (12) V nadaljevanju si bomo na sliki 22 ogledali celotni potek tokov opazovanih vej močnostnega modula od trenutka vklopa do doseženega stacionarnega stanja. Pri opazovanju signalov tokov simulacijske sheme na sliki 22 so predstavljeni sledeči signali: ■ Prvi graf: Ivb+ - tok napajalnega vira (Ivfaze + Ivcond) ■ Drugi graf: Ivfaze - skupni tok faze ( Ivdr +Ivmot ) ■ Tretji graf: Ivcond - tok kondenzatorskega modula ■ Četrti graf: Ivmot - tok skozi navitje motorja ■ Peti graf: Ivdr - tok skozi tranzistorsko substratno diodo S slike 22 je razvidno, da delovanje po približno 500msec doseže stacionarno stanje. Tok napajalnega vira Ivb+ in tok faze Ivfaza sta enaka in v stacionarnem stanju dosežeta vrednost okoli 259 amperov. Pri preklopih je opaziti, da so dinamične vrednosti prikazanih tokov visoke glede na dosežene vrednosti tokov v stacionarnih stanjih. Pri toku napajalnega vira Ivb+ vidimo, da tok dosega tokovne špice do 600A. Podobna dinamika signala je vidna tudi pri toku faze Ivfaza. Zaradi induktivnega značaja modela navitja motorja tok navitja Ivmot postopoma narašča in po doseženem stacionarnem stanju niha med vrednostjo 258.9 in 259.2 amperov. Toka skozi kondenzatorski modul Ivcond praktično ni, ker so preklopi močnostnega stikala idealni - tok napajalnega vira Ivb+ je praktično enak toku Ivmot, ki teče skozi model navitja motorja. Ker se tok skozi kondenzatorski modul Ivcond ne spreminja, se tudi ne spreminja napetost kondenzatorskega modula Vcond. Napetost kondenzatorskega modula je ves čas simulacije enaka napetosti napajalnega vira Vb+ 24V. Seštevek tokov Ivmot in Ivdr je enak toku faze Ivfaza. Tok napajalnega vira Ivb+ pa je enak vsoti toka faze Ivfaza in toku kondenzatorskega modula Ivcond, kar je razvidno tudi s pomočjo II. Kirchhoffovega zakona na sliki 19. Tok napajalnega vira Ivb+ ob vklopu (in='1') spodnjega vzporedno vezanega sklopa tranzistorjev, po doseženem stacionarnem stanju, raste do 264.7A. Najvišja vrednost toka napajalnega vira Ivb+ 265.0A je dosežena tik pred prekinitvijo (in='0') prevodne poti med terminalom faze in priključkom negativnega potenciala napajalnega vira. Tok faze Ivfaza v času (in='1') teče neposredno iz napajalnega vira preko priključenega modela navitja motorja po prevodni poti spodnjega vzporednega sklopa tranzistorjev nazaj v napajalni vir. V času, ko prevodne poti skozi spodnji vzporedno vezani sklop krmiljenih tranzistorjev ni, tudi tok faze Ivfaza ne teče. Slika 22: Signali tokov močnostnega modula z bremenom, priključenim med pozitivnim potencialom napajalnega vira in terminalom faze od trenutka priključitve krmilnega signala Vin do prehoda v stacionarno stanje Tok skozi model navitja motorja Ivmot, ki je prikazan na četrtem grafu slike 22, po doseženem stacionarnem stanju doseže vrednost ~259A. Potek naraščanje toka Ivmot je odvisen od časovne konstante modela navitja bremena in od vrednosti toka faze Ivfaze v času (in='1'). V času (in='1') je tok skozi navitje motorja Ivmot enak toku faze Ivfaza. V času (in='0'), ko tok skozi fazo ne teče, je tok Ivmot enak toku, ki teče skozi substratne diode zgornjega vzporedno vezanega sklopa tranzistorjev Ivdr. Inverzni tok IDS oziroma tok substratne diode ISD je v simulaciji merjen s pomočjo napetostnega generatorja Vdr. Tok ISD je enak toku Ivdr zgornjega vzporedno vezanega sklopa tranzistorjev, ki so ves čas simulacije v zapornem režimu delovanja. Na zadnjem grafu na sliki 22 je prikazan tok skozi substratno diodo Ivdr, ki je v času, ko je spodnji vzporedni sklop tranzistorjev aktiven (in='1'), praktično enak 0A. Tok skozi substratno diodo začne teči v trenutku odklopa spodnjega vzporednega sklopa tranzistorjev (in='0'), ko je s tem prekinjena prevodna pot faznemu toku Ivfaza. Vrednost faznega toka Ivfaza pade na 0A in nato tok navitja Ivdr skozi substratne diode zgornjega vzporednega sklopa tranzistorjev začne teči. 48482323534823235348482353484823234848232353482323535348235390482353534823235348232353532323535348235348482323484823235353232353 68961244 Na sliki 23 so grafi enaki kot pri sliki 22, le da so grafi signalov prikazani v manjšem časovnem oknu opazovanja za boljši vpogled opazovanih signalov. Ivb+ (A) eoo 400 200 0 - ------ -1- -------------H-------------- -1- -------------4-------------- - 4- 4- Ivfaza (A) 600 400 -200 0 ------ -------------H-------------- -------------4-------------- ----- 4- 4- Ivcond (A) 40u 20 u 0 -20u --40u T r T r ill I I 1 1 1 1 ill r r r r r ili Ivmot (A) 259 258.5 ili ili ili -----i-------------1--------------1-------------i--------------1----- ili ili ili Ivdr (A) 200 o --200 T 4- T 4- r T 4- T i 484.9 m 484.95 m 485 m 485.05 m 485.1 m t (s) Slika 23: Signali tokov po doseženem stacionarnem stanju s slike 23 Na sliki 23 vidimo, da tok navitja motorja Ivdr narašča v času, ko je spodnji vzporedni sklop tranzistorjev aktiven (in='1'). V času, ko prevodne poti na negativni potencial napajalnega vira preko spodnjega vzporednega sklopa tranzistorjev ni, tok skozi navitje motorja Ivdr upada. Časovni potek toka Ivmot skozi model navitja motorja je določen s časovno konstanto, ki jo določata elementa modela navi tj a motorj a Rmot in Lmc>t, karakteristika substratne diode in čas prevajanja spodnjega vzporedno vezanega sklopa krmiljenih tranzistorjev. Ob izklopu spodnjega vzporednega sklopa tranzistorjev lahko uporabimo nadomestno shemo prikazano na sliki 24. Napetost VL predstavlja padec napetosti na induktivnem elementu Lmot v modelu navitja motorja. Slika 24: Nadomestna shema pri izklopu spodnjega vzporednega sklopa MOSFET tranzistorjev Na sliki 24 je razvidno, da zaradi induktivnega značaja modela bremena tok skozi navitje motorja Ivmot teče po preklopu (in='1') še vedno v isto smer, zato se na tuljavi Lmot pojavi inducirana napetost VL. Iz tega razloga se dvigne napetost faze Vfaza nad napetost napajalne napetosti Vb+ za 917mV. Ta razlika napetosti odpre substratno diodo in tako čez njo začne teči tok Ivdr. Izraz za inducirano napetost induktivnosti je podan s spodnjim izrazom (13). i dlvmot(t) uL{t)=Lmot-—--(13) Na sliki 25 so prikazani simulacijski rezultati poteka napetosti VL, padca napetosti na tuljavi Lmot modela navitja motorja in tokovi Ivmot, Ivphase in Ivdr. Na prvem grafu na sliki 25 je prikazana napetost VL, ki ima ob času (in='1') vrednost 22.27V in v času, ko teče tok Ivdr skozi substratno diodo vrednost inducirane napetosti VL doseže -2.47V. Vrednost toka Ivdr skozi substratno diodo je pri krmiljenem spodnjem vzporednem vezanem sklopu tranzistorjev v času (in='1') praktično enaka 0A. Razlika med napetostjo faze Vfaza in napetosti napajalnega vira Vb+ je enaka padcu napetosti na substratni diodi Vdr. Toku, ki začne teči skozi substratno diodo Ivdr ob trenutku preklopa (in='0'), je enak -259.2A in do trenutka preklopa in='1' pada linearno do vrednosti -259.0A. VL (V) 20 _ 15 -10 -5 -0 -1-1-1- i i i r r Ivmot (A) 259 _ 258.9 -258.8 -258.7 j L i r r Ivfaza (A) 300 -200 -100 -0 r r Ivdr (A) 0 --100 --200 492.8 m 492.82 m 492.84 m 492.86 m 492.88 m 492.9 m t (s) Slika 25: Signali simulacije po doseženem stacionarnem stanju vezja slike 20 z napetosti Vl Vfaza (V) 25 20 i i i i i i i i i i i i 15 10 i i _l i i i i i i i i i i i i i 5 i i i i i i i i 0 i i i i i i i i Vdr (V) 25 20 i i i i i i i i i i i i i i i 15 i i i i i 10 L _L i i i I i 5 i i I i i i I i 0 i i I i Ivmot (A) 259.4 I I i i I i i i I I i i 259.2 i I i i I i 259 / I 7 i i 258.8 i I i i i I i 258.6 i I i r t n r t T 4S 8.96 m 49 8.98 m 49 9 m 499.02 m 4S 9.04 m 499.06 m 499.08 m 49 9.1 m 4S 9.12 m 499.14 m t (s) Slika 26: Detajl - Signali simulacije z bremenom, priključenim med pozitivnim potencialom napajalnega vira in terminalomfaze Simulacij ski rezultati v primeru simulacij ske sheme, z bremenom priključenim med terminalom faze in terminalom negativnega potenciala napajalnega vira, predstavljeni na sliki 20, so praktično identični kot predstavljeni simulacijski rezultati simulacijske sheme na sliki 19 z bremenom, priključenim med pozitivnim potencialom napajalnega vira in priključnim terminalom faze. 4.2.2 Študija preklopov močnostnega priključenimi Rg upori modula z V tem podpoglavju se k simulacijskima shemama predhodnega podpoglavja (sliki 19 in 20) dodajo še upori Rg. Upori Rg so vključeni v shemo z namenom omejitev toka Ivin krmilnega signala in, ki teče pri vklopu in izklopu krmiljenih tranzistorjev. Sliki 27 in 28 prikazujeta simulacijski shemi z dodanimi Rg upori k vsaki krmilni sponki G uporabljenega MOSFET tranzistorja posebej. V simulacijski situaciji, ko vzporedno vezan sklop tranzistorjev ni priklopljen na krmilni signal Vin, so krmilne sponke G in priključne sponke S vzporedno vezanega sklopa tranzistorjev vezane skupaj. S tem je poskrbljeno, da so tranzistorji v zapornem režimu delovanja. Slika 27: Simulacijska shema z bremenom, priključenim med pozitivnim potencialom napajalnega vira in terminalom faze in z Rg upori na krmilnih sponkah tranzistorjev Vb* (?) o Slika 28: Signali simulacije z bremenom, priključenim med terminalom faze in negativnim potencialom napajalnega vira in z Rg upori na krmilnih sponkah tranzistorjev Opisi signalov na sliki 29 so identični opisom signalov na sliki 21. Na drugem grafu slike vidimo tok krmilnega vhodnega signala Ivgdown, ki v kratkih časovnih intervalih ob vklopu in izklopu spodnjega vzporedno vezanega sklopa tranzistorjev dosega vrednosti okoli 5.7A. Simulacijski rezultati kažejo, da priključeni upori Rg neposredno vplivajo na hitrosti vklopov in izklopov krmiljenega spodnjega vzporednega sklopa tranzistorjev. Ob preklopu tranzistorjev se pojavijo tudi tokovne špice Ivb+ napajalnega vira, ki jih vidimo na zadnjem grafu slike 29. Tokovne špice Ivb+ ob vklopu (in='1') dosegajo vrednosti do 400A. Vin (V) 15 10 - 5 -0 u r j 7 L r -- Ivgdown (A)5 — r ------- i r ------- - U -5 I 7 r or Vds (V) 25 " 20 -15 -10 -5 -0 --- ------- ------- ------- ------- ------- L r ------- 7 ------- 7 7 ------- ------- L r ------- ----- _ ----- lvb+ (A) 400 -300 -200 -100 -n r 7 r r 7 r 495.785 m 495.79 m 495.795 m 495.8 m 495.805 m 495.81 m 495.815 m 495.82 m 495.825 m t (s) Slika 29: Prikaz simulacijskih signalov vhodno krmilnega generatorja (Vin in Ivin), Vds in toka napajalnega vira Ivb+ sheme na sliki 28 Simulacijski signali tokov na sliki 30 imajo zaradi vgrajenih Rg uporov ob preklopih, za razliko od simulacijskih signalov prejšnjega podpoglavja na sliki 22, manjše dinamične vrednosti. Na sliki 29 je padec napetosti VDS na spodnjem vzporednem sklopu tranzistorjev enaka 177.4mV pri toku napajalnega vira Ivb+ 264.8A. Skupna upornost RDSon spodnjega vzporedno vezanega sklopa krmiljenih tranzistorjev je tako enaka 0.66mQ. Slika 30: Poteki signalov tokov do doseženega stacionarnega stanja simulacijske sheme 28 Na sliki 31 so predstavljene razmere v stacionarnem stanju. Na prvem grafu je predstavljen rezultat toka napajalnega vira Ivb+, ki med prevajanjem spodnjega vzporedno vezanega sklopa tranzistorjev (in='1') narašča od 264.7A do 264.96A. Z naraščanjem toka Ivb+ posledično narašča tudi padec napetosti VDSon na krmiljenem spodnjem vzporedno vezanem sklopu tranzistorjev. Tok faze Ivfaza in tok napajalnega vira Ivb+ sta v primeru prevajanja toka krmiljenih tranzistorjev enaka. Tok skozi kondenzatorski modul Ivcond, predstavljen na tretjem grafu slike 31, ne teče. Tok modela navitja motorja Ivmot v času (in='1') vzpostavljene prevodne poti čez spodnji vzporedno vezani sklop tranzistorjev narašča od 264.8A do vrednosti 265.2A. Zadnji graf na sliki 31 predstavlja tok Ivdr skozi substratno diodo oziroma skupni tok substratnih diod zgornjega vzporedno vezanega sklopa tranzistorjev. Tok Ivdr v času (in='0') pada od -265.1A do -264.7A. V času prevajanja spodnjega vzporedno vezanega sklopa tranzistorjev (in='0') pa tok Ivdr skozi substratno diodo ne teče. 588992224555889972244558899722445 Slika 31: Poteki tokov v stacionarnem stanju simulacijske sheme na sliki 28 Rezultati simulacijskih signalov na slikah 32 in 33 so praktično enaki predstavljenim v prejšnjem podpoglavju Simulacija preklopov močnostnega modula v idealnih razmerah. Razlika prikazanih simulacijskih signalov pri simulacijski shemi z vgrajenimi upori Rg je v manjši dinamiki signalov. Manjšo spremembo je opaziti pri spreminjanju vrednosti toka skozi model navitja motorja Ivmot v stacionarnem stanju. Sprememba toka Ivmot od najvišje do najnižje vrednosti toka je le še okoli 0.3A. Vzrok za spremembe opazovanih simulacijskih signalov tako lahko pripišemo posledicam zmanjšanih dinamik signalov. Zmanjšanje dinamik opazovanih simulacijskih signalov pa je posledica vgrajenih uporov Rg, ki neposredno vplivajo na hitrosti preklopov. Vgradnja uporov Rg serijsko s krmilno elektrodo G vsakega posameznega močnostnega MOSFET tranzistorja uporabljenega v močnostnem modulu je zagotavljanje enake porazdelitev krmilnega toka Igdown in napetosti VGS na posamezni krmilni sponki tranzistorja. Razlog za vgradnjo uporov Rg je v neidealnosti realnih polprevodniških elementov. Pri simulacijah, kjer je uporabljen enak SPICE model tranzistorjev, pa teh vplivov ne bo možno analizirati, saj bi potrebovali kompleksnejši model, ki bi upošteval tudi odstopanja tehnoloških parametrov. Slika 32: Signali simulacije napetosti VL na tuljavi modela navitja motorja in poteki tokov Ivmot, Ivfaza in Ivdr simulacijske sheme prikazane na sliki 28 Slika 33: Prikaz poteka napetosti faze Vfaza, napetosti na substratnih diodah zgornjih tranzistorjev Vdr in potek toka Ivmot 4.2.3 Studija preklopov močnostnega modula s priključenimi Rg upori in parazitnimi komponentami V tem podpoglavju je predstavljena študija preklopov močnostnega modula s priključenimi Rg upori in parazitnimi komponentami. Predstavljena študija je narejena s pomočjo rezultatov simulacij v okolju SPICE. Parazitne komponente predstavljajo upornosti in induktivnosti priključnih povezav oziroma kablov na napajalni vir (Rp+, Rp-, Lp+ Lp-), povezav kondenzatorskega modula (Rk1, Rk2). Med parazitne komponente je vključena tudi ekvivalentna serijska upornost kondenzatorskih elementov Rc, ki tvorijo kondenzatorski modul. Za določitev modela priključnih kablov je uporabljen pleten bakren kabel dolžine 1.5m in premera 35mm2, ki je kasneje uporabljen tudi pri meritvah na realiziranem močnostnem modulu. Model bakrenega kabla je izdelan na podlagi empiričnih postopkov in je kot SPICE model predstavljen z zaporedno vezavo upora Rp+ oz. Rp- in tuljave Lp+ oziroma Lp-. Upornost bakrene kabelske povezave je 1.2mfi (Rp+ in Rp-), induktivnost pa 1.6^H (Lp+ in Lp-). Upoštevane parazitne komponente kondenzatorskega modula predstavljajo upornost povezav in ekvivalentno serijsko upornost kondenzatorskih elementov. Upornost povezav kondenzatorskega modula predstavljata upornosti Rk1 in Rk2 z vrednostjo 0.5mfi. Vrednost ekvivalentne serijske upornosti kondenzatorskega modula RC je enaka 0.7mfi. Serijska upornost kondenzatorskega modula je neposredno odvisna od uporabljenih kondenzatorskih elementov. Na sliki 34 je prikazana shema s priključenimi Rg upori in priključenimi povezavami z bremenom, priključenim med pozitivnim potencialom napajalnega vira in terminalom faze. Parazitne komponente priključnih kablov so v simulacij ski shemi na sliki 34 priključeni med napajalne terminale močnostnega modula in med priključkoma napajalnega vira. Parazitne komponente kondenzatorskega modula so predstavljene z upornostmi povezav Rk1 in Rk2 ter ekvivalentno skupno serijsko upornost kondenzatorskega modula RC. Slika 34: Simulacijska shema z bremenom, priključenim med pozitivnim potencialom napajalnega vira in terminalom faze z Rg upori in parazitnimi komponentami Na sliki 35 je simulacijska shema z bremenom, priključenim med terminalom faze in negativnim potencialom napajalnega vira skupaj z dodanimi parazitnimi komponentami priključnih kablov. Vključene so tudi parazitne komponente kondenzatorskega modula. Slika 35: Simulacijska shema z bremenom, priključenim med terminalom faze in negativnim potencialom napajalnega vira z Rg upori in parazitnimi komponentami Vključitev parazitnih komponent ima neposreden vpliv na spremembo časovnih konstant in odzive močnostnega stikala močnostnega modula. Simulacijski rezultati, ki sledijo, pripadajo k simulacijski shemi na sliki 34, kjer je krmiljen spodnji vzporedno vezani sklop tranzistorjev in je model navitja bremena priključen na pozitivni potencial napajalnega vira. Dinamika toka Ivgdown krmilnega vira dosega vrednosti pri vklopu in izklopu do 3.1A in niha s frekvenco okoli 500kHz. Tok napajalnega vira Ivb+ je zaradi vpliva parazitnih komponent po doseženem stacionarnem stanju sistema praktično konstanten in niha med 26.9A in 27.5A s prenihaji do ~3A. Slika 36 prikazuje podrobnejše simulacijske rezultate signalov Vin, Ivgdown, VdS m Ivb+. 15 " Vin (V) 10 - 5 -0 r i r X a T Ivgdown (A^ 1 L i U -2 IV If ~ 1 1 1/ J i i ™ i L L_ X a fill fill li or II VDS (V) 25 " 20 -15 -10 -5 -0 L_ 4 X a ------- ------ r r ------1------4- T ------1-------h------ li lvb+ (A) 30 20 - 10 - 0 ------- ------- ------- ------ ------ ------ - Vi!!! II ------1------H-------1-------h------ II II II ------1------H-------1-------h------ II II II ------1------H-------1-------1------ II 681.385 m 681.39 m 681.395 m 681.4 m 681.405 m 681.41m 681.415 m 681.42 m 681.425 m t (S) Slika 36: Signali simulacije z bremenom, priključenim med pozitivnim potencialom napajalnega vira in terminalom faze simulacijske sheme na sliki 35 Na sliki 37 so prikazani simulacijski signali opazovanih tokov od vklopa sistema do doseženega stacionarnega stanja (~600ms po vklopu). Vpliv parazitnih komponent se na vseh opazovanih signalih odraža na manjši dinamiki tokov močnostne stopnje. Glavne razlike glede na prehodne simulacije, simulacije brez vključenih parazitnih komponent, je tok napajalnega vira Ivb+, ki tudi v času neaktivnega (in='0') spodnjega vzporedno vezanega sklopa tranzistorjev še vedno teče. Tok napajalnega vira Ivb+ teče v kondenzatorski modul in polni skupno kapacitivnost C, ki jo tvorijo vgrajeni kondenzatorski elementi. Posledica polnjenja in praznjenja kondenzatorskega modula je tok kondenzatorskega modula Ivcond. Spreminjanje toka Ivcond pomeni polnjenje oziroma praznjenje kondenzatorskega modula C. Sprememba smeri toka Ivcond posledično pomeni tudi spreminjanje napetosti kondenzatorskega modula Vcond. Kondenzatorski modul ob preklopih močnostnih stikal močnostnega modula služi kot pomožni napajalni vir. Slika 37: Potek tokov od vklopa do doseženega stacionarnega stanja vezja na sliki 35 Podrobnejši prikaz simulacijskih signalov je prikazan na sliki 38. Na sliki 38 so prikazani simulacijski signali toka napajalnega vira Ivb+, tok faze Ivfaza, tok skozi kondenzatorski modul Ivcond, potek toka Ivmot in signal toka skozi substratne diode Ivdr zgornjega vzporedno vezanega sklopa tranzistorjev. Na sliki 38 so jasno razvidne tokovne razmere opazovanih vej simulacijskega vezja v celi časovni periodi krmilnega signala in v stacionarnem stanju analiziranega simulacijskega vezja prikazanega na sliki 34. Slika 38: Detajl potekov tokov simulacije prikazane na sliki 38 V nadaljevanju sledi opis tokov na sliki 38 pri aktivnem (in='0') in neaktivnem (in='1') spodnjem vzporednem sklopu tranzistorjev, opazovanih v stacionarnem stanju. Naprej si oglejmo potek signalov pri prevajanju toka skozi spodnji vzporedno vezani sklop tranzistorjev: - in = '1': V času (in='1') lahko za opis tokov uporabimo izraz (14), ki predstavlja II. Kirchhoffov zakon: ^vb+ Ivmot ^ Ivdr ^ ^vcond. (14) Seštevek toka skozi navitje motorja Ivmot in tok Ivdr skozi substratne diode zgornjih tranzistorjev je enak toku faze Ivfaza. Tok faze Ivfaza raste od 260.9A do 261.2A in posledično s tem tudi pada napetost VDSon na spodnjem vzporedno vezanem sklopu tranzistorjev. V stacionarnem stanju padec napetosti VDSon na spodnjem vzporedno vezanem sklopu tranzistorjev narašča od 179.5mV do 177.6mV. Padec napetosti VDSon je neposredno odvisen od poteka toka faze Ivfaza. Tok skozi navitje motorja Ivmot linearno narašča od 260.9A do 261.2A. Padec napetosti na tuljavi Lmot pa je enak 21.81V. Skupen padec napetosti na modelu navitja motorja je enak napetosti Vdr in je v času aktivnega spodnjega vzporednega sklopa tranzistorjev 23.36V. Napetost Vdr je hkrati enaka tudi napetosti VSD substratnih diod zgornjega vzporedno vezanega sklopa tranzistorjev v zapornem režimu delovanja. Tok skozi substratno diodo Ivdr ne teče. Tok skozi kondenzatorski modul Ivcond pada od -236.2 A do -232.6A. Napetost na kondenzatorskem modulu Vcond se od nazivne napetosti napajalnega vira Vb+ 24V zniža na 23.9V. V tem času si lahko kondenzatorski modul predstavljamo kot dodaten aktiven napajalni vir. V času aktivnega krmilnega signala (in='0') se kondenzatorski elementi praznijo in s tem je zagotovljena dodatna električna energija za delovanje močnostnih stikal. ■ in = '0': V času neprevodne poti preko spodnjega vzporedno vezanega sklopa tranzistorjev (in='0') toka skozi fazo Ivfaza ni. Zaradi induktivnega značaja modela navitja motorja se po prekinitvi prevodne poti med terminalom faze in terminalom negativnega potenciala napajalnega vira Vb- inducira napetost VL, ki doseže vrednost -2.48V. Inducirane napetosti VL na tuljavi Lmot odprejo substratne diode zgornjega vzporedno veznega sklopa tranzistorjev, skozi katere začne teči tok Ivdr. Tok Ivdr linearno upada do 261.2A in doseže vrednost 260.9A ob trenutku pred ponovnim vklopom krmilnega signala in. V času (in= '0') tok napajalnega vira Ivb+ teče skozi kondenzatorski modul. Tako je tok Ivcond enak toku Ivb+. S tokom Ivb+ se začne polnjenje naboja kondenzatorskega modula in dvig napetosti kondenzatorskega modula do izenačenja Vcond in Vb+ ali do trenutka novega preklopa krmilnega signala in (in='1') na spodnjem vzporedno vezanem sklopu tranzistorjev. V primeru izenačitve napetosti Vcond in Vb+ bo tok kondenzatorskega modula Ivcond prenehal teči, saj bo na kondenzatorskem modulu doseženo ravnovesje naboja. Za polnjenje kapacitivnosti kondenzatorskega modula v času in='0', tok Ivcond iz vrednosti 27.4A pade na vrednost 27.0A. Efektivna vrednost toka napajalnega vira Ivb+ v stacionarnem času je okoli 27 A pod pogoji, ki so bili uporabljeni pri vseh simulacijah, predstavljenih do tega trenutka. Za krmiljenje tranzistorja oziroma vzporedno vezanega sklopa tranzistorjev je uporabljen krmiljeni napetostni vir in s sledečimi nastavitvami: ■ Frekvenca: fin = 10kHz ■ Trajanje impulza: tin_pulse = 10^sec ■ Napetostna nivoja: Vin_high = 15V in Vin_low = 0V Na sliki 39 so prikazani simulacijski poteki signalov padca napetosti VL na tuljavi modela navitja in poteki tokov Ivmot, Ivfaza in Ivdr. Slika 39: Prikaz potekov signalov padca napetosti VL in tokov Ivmic^t, Iyfaza in Ivdr Na sliki 40 vidimo poteke signalov v stacionarnem stanju ob preklopih vhodnega krmilnega signala Vin. Prvi graf slike 40 prikazuje potek napetosti faze Vfaza. Na drugem grafu je prikazan potek padca napetosti Vdr na zgornjem vzporedno vezanem sklopu močnostnih MOSFET tranzistorjev. Potek napetosti Vdr tako predstavlja tudi potek napetosti na modelu navitja. Na trejem grafu slike 40 je predstavljen potek toka skozi substratne diode zzgornjega vyporedno veyanega sklopa MOSFET tranzistorjev. Na zadnejm grafu je predstavljena napetost kondenzatorskega modulav Vcond, kjer je razvidno polnjenje in praznenje kondenzatorskih elementov. Vfaza (V) 25 20 15 10 5 0 i i i i i i i i i i Vdr(V) 25 15 10 5 0 ----------1------ ----h------ ----1------ ---- i i i i i i -j j- L -1-1-1- Ivdr(A) 100 0 -100 i i i I I -200 n T r Vcond (V) 24 23.8 I i i 23.6 ---^__ 23.4 700.2 m 700.22 m 700.24 m 700.26 m 700.28 m 700.3 m t (s) Slika 40: Poteki napetosti ob preklopu krmiljenega sklopa tranzistorjev v stacionarnih razmerah 5 Načrtovanje optimalnega krmilnika Močnostna stopnja je sestavljena iz logično krmilne enote in močnostnega modula. Za krmiljenje močnostnih stikal močnostnega modula, ki je odvisno od izbranih polprevodniških močnostnih stikal, priključenega bremena oziroma motorja in navsezadnje tudi od same aplikacije, je uporabljena logično krmilna enota. Logična enota krmili priključeno breme glede na zajete senzorske veličine pogonskega sistema in signale kontrol uporabnika. Na podlagi vgrajenega programskega algoritma [9], prilagojenega končni aplikaciji, je preko krmilnikov posameznih močnostnih stikal močnostnega modula krmiljeno priključeno breme. Za izvrševanje algoritma krmiljenja močnostnega modula se v modernih izvedbah močnostnih stopenj pogosto vgrajuje DSP procesorja (ang. Digital Signal Processor). Kompleksnost nekaterih algoritmov krmiljenih močnostnih stopenj zahteva hitre in natančne sprotne izračune veličin, potrebnih za krmiljenje. V teh primerih je uporaba DSP procesorja praktično neizbežna. Krmilnik močnostnega stikala je ob močnostnem modulu in logično krmilni enoti pomemben gradnik celotne močnostne stopnje. Krmilnik ima s svojimi lastnostmi in delovanjem neposreden vpliv na potek preklopov močnostnih stikal. S primerno izbranim krmilnikom močnostnih stikal lahko zagotovimo visok izkoristek močnostne stopnje in neposredno vplivamo na delovanje celotnega pogonskega električnega sistema. V poglavju je predstavljeno trenutno stanje tehnike na področju integriranih krmilnikov močnostnih stikal. Predstavljene so lastnosti posameznih izvedb krmilnikov, opisano njihovo delovanje ter področja uporabe. Podan je pregled zahtev in funkcij integriranega krmilnika močnostnih MOSFET stikal. Predstavljeni so predlogi rešitev realizacije integriranega tokovno inteligentnega krmilnika močnostnih MOSFET tranzistorjev pri močnostnih stopnjah vgrajenih v električnih pogonskih sistemih. V poglavju je z blokovno shemo predlagana nova zasnova inteligentnega krmilnika za potrebe krmiljenja vzporedno vezanega sklopa močnostnih MOSFET tranzistorjev. Cilj predlagane zasnove inteligentnega krmilnika je optimizacija preklopnih časov in zmanjšanje izgub močnostnih stikal. 5.1 Pregled krmilnikov močnostnih stikal 5.1.1 Opis značilnosti in pregled krmilnikov Glavni del krmilnika predstavlja močnostni ojačevalnik, ki na svojem izhodu zagotavlja električno energijo, potrebno za krmiljenje kapacitivnosti krmilne elektrode G močnostnega MOSFET tranzistorja. Izhod krmilnika s svojim izhodnim signalom s polnjenjem in praznjenjem kapacitivnosti krmilne elektrode G neposredno vklaplja in izklaplja krmiljeni MOSFET tranzistor. Izhodni signal krmilnika je lahko napetostno ali tokovno krmiljen. Krmilniki so uporabljeni pri močnostnih modulih večjih tokovnih zmogljivosti za krmiljenje vzporedno vezanega sklopa enega ali več močnostnih tranzistorjev. Vhod krmilnika je krmiljen z napetostnimi nivoji, ki so pogosto enaki splošno razširjenim logičnim nivojem (npr. TTL, CMOS, ...). Pri krmiljenju trifaznega asinhronskega motorja se pri električnih pogonskih sistemih z baterijskim napajanjem uporablja algoritem krmiljenja s pulzno širinsko modulacijo (ang. PWM - pulse width modulation). Literatura [9] podrobneje opisuje analizo delovanja in predstavljene so tudi izvedbe regulacij za krmiljenje izmeničnih strojev. Izhodi logično krmilne enote ne zadostujejo za krmiljenje močnostnih MOSFET tranzistorjev in zato so med izhodi logičnih signalov in med krmilnimi elektrodami močnostnih tranzistorjev vgrajeni krmilniki. Uporabljeni krmilniki morajo imeti sposobnost zagotavljanja krmilnega toka za učinkovito in hitro preklapljanje priključenih močnostnih tranzistorjev. Na sliki 41 je prikazan preprost model krmilnika, ki ima izhod priključen na model močnostnega MOSFET tranzistorja. Parazitne komponente tranzistorja predstavljajo poenostavljeno električno vezje, ki je priključeno na izhodni ojačevalnik krmilnika. Slika 41: Prikaz preprostega modela krmilnika skupaj z močnostnim MOSFET tranzistorjem in parazitnimi elementi Poenostavljen model krmilnika na sliki 41 je zasnovan iz vhodne enote in izhodnega ojačevalnika. Model tranzistorja na sliki 41 je predstavljen skupaj s parazitnimi komponentami, ki vplivajo na hitrost preklopov in dinamiko signalov močnostnega MOSFET tranzistorja. V modelu krmiljenega tranzistorja so prikazani parazitni elementi: 1. notranj a upornost krmilne sponke Rgint, 2. induktivnosti LD in LS priključnih sponk, 3. substratna dioda, označena z DBD in 4. in kapacitivnosti CGD, CGS in CDS. Pri izbiri močnostnih MOSFET tranzistorjev proizvajalci direktno ne podajo vrednosti kapacitivnosti med posameznimi pari priključnih sponk. Običajno so podani sledeči podatki kapacitivnosti: CISS, CRSS in Coss, iz katerih je možno določiti parazitne kapacitivnosti modela MOSFET tranzistorja na sliki 41. Razmerja med kapacitivnostmi posameznih parov priključnih sponk tranzistorja in podatki proizvajalca so podani z izrazi (15), (16) in (17). Cgd = Crss (15) CGS = Ciss ~ Crss (16) Cos = ^oss ~ CRss (17) Pri podatkih posameznega proizvajalca MOSFET tranzistorjev moramo biti pozorni tudi na dejstvo, da sta kapacitivnosti CGD in CDS odvisni od priključene napetosti VDS, tako da veljajo navedene vrednosti le za v specifikacijah navedene testne pogoje. 5.1.2 Delitev krmilnikov Krmilnike lahko razdelimo glede na realizacijo izvedbe, ki je lahko diskretna ali integrirana. Diskretni krmilniki so v večini primerov realizirani z bipolarnimi tranzistorji npn in pnp, kot emitorski sledilniki, ali v »push-pull« vezavi. Krmilniki realizirani z diskretnimi elektronskimi komponentami na tiskanem vezju zavzamejo veliko prostora. Uporaba tiskanega vezja za postavitev elementov dodatno vnaša parazitne upornosti, kapacitivnosti in induktivnosti, ki jih mora krmilnik poleg močnostnega tranzistorja, krmiliti. Z uporabo diskretnih komponent je izvedba zaščite in realizacija funkcij krmilnika težja. Integrirani krmilniki imajo vrsto prednosti pred diskretnimi izvedbami krmilnikov. Možna je realizacija višjih tokovnih gostot izhoda krmilnika na znatno manjših površinah kot pri diskretni krmilnikih. Pomembna prednost integriranih krmilnikov v primerjavi z diskretnimi izvedbami je v manjših zakasnitvenih časih med vhodom in izhodom krmilnika, saj so poti znotraj integriranega vezja krajše. Integrirani krmilniki lahko vsebujejo vhodni ojačevalnik in so tako lahko prilagojeni standardnim logičnim nivojem (npr. TTL ali CMOS). Preprostejša je realizacija raznovrstnih zaščit in funkcij krmilnika in krmiljenega tranzistorja na podlagi zajetih zunanjih signalov (npr. temperaturna zaščita). Zaradi manjših dimenzij je možno integrirani krmilnik namestiti blizu krmilnih elektrod tranzistorjev. Prednost kratkih poti med izhodom krmilnika in krmilnimi priključnimi sponkami tranzistorjev je tudi v optimizaciji velikosti celotnega močnostnega modula. Krajše razdalje povezav pomenijo manjše parazitne induktivnosti in parazitne upornosti. Krmiljenje manjših parazitnih induktivnosti in upornosti posredno vpliva tudi na večjo EMC imunost, kot je predstavljeno v literaturi [4] in [11]. Poleg naštetih lastnosti in prednosti integriranih krmilnikov je potrebo vzeti v obzir še dejstvo, da so integrirani krmilniki cenovno ugodnejša rešitev. Sedaj si poglejmo še razdelitev krmilnikov glede njihovih lastnosti delovanja vhodnih in izhodnih priključkov. Krmilniki imajo lahko en ali dva izhoda, ki sta namenjena za krmiljenje krmilnih elektrod tranzistorjev. Nadalje lahko krmilnike delimo tudi glede na vhodne značilnosti. Imajo lahko neinvertirajoči ali invertiraj oči izhod glede na vhod krmilnika. Možne so naslednje konfiguracije vhodne stopnje krmilnika: 1. vhod je invertirajoči oziroma neinvertirajoči glede na izhod, 2. krmilnik z dvema vhodoma, kjer sta oba vhoda neinvertirajoča, 3. krmilnik z dvema vhodoma, kje sta oba vhoda invertirajoča, 4. en vhod krmilnika je invertirajoči in drugi neinvertirajoči. Izbira naštetih vhodnih lastnosti krmilnika je odvisna od aplikacije in izbire načrtovalca močnostne stopnje. Vrste krmilnikov ločimo glede na način krmiljenja močnostnih MOSFET tranzistorjev: • napetostni krmilniki, • resonančni krmilniki, • inteligentni tokovni krmilniki. V nadaljevanju si poglejmo vrste naštetih krmilnikov in njihove značilnosti. 5.1.2.1 Napetostni krmilniki V to skupino krmilnikov uvrščamo klasične napetostne krmilnike brez dodanih funkcij. Glavna lastnost te skupine krmilnikov je napetostno krmiljenje močnostnih tranzistorjev. Nekatere izvedbe krmilnikov te skupine vsebujejo le preproste merilnike padca napetosti VDS na prevodnem kanalu krmiljenega MOSFET tranzistorja za ugotavljanje morebitnega kratkega stika. Hitrosti preklopov napetostni krmilnikov so določene oziroma omejene z RC časovno konstanto, ki jo krmili izhod krmilnika. Različne realizacije integriranih krmilnikov so predstavljene v literaturah [23], [24] in [25]. 5.1.2.2 Resonančni tokovni krmilniki Skupna značilnost resonančnih krmilnikov je v manjši porabi moči pri samem krmiljenju MOSFET tranzistorjev. Princip delovanja resonančnega tokovnega krmilnika je sposobnost shranjevanja preklopne energije v magnetno polje tuljave, ki je sestavni del krmilnika. Zaradi sposobnosti shranjevanja preklopne energije je možna uporaba krmilnikov do frekvenc preklopov 1MHz in več. Glavni namen razvoja te vrste krmilnikov je uporaba teh krmilnikov v močnostnih stopnjah manjših moči, kot so DC-DC napetostni pretvorniki. Nekaj primerov analize delovanja in realizacij resonančnih krmilnikov je predstavljenih v [26], [27]in [28]. 5.1.2.3 Tokovno inteligentni krmilniki To so krmilniki novejših izvedb, ki poskušajo zapolniti nekatere pomanjkljivosti prej omenjenih vrst krmilnikov. Takšni krmilniki imajo večji nabor zaščitnih in inteligentnih funkcij, ki so uporabne za krmiljenje MOSFET tranzistorjev. V literaturi [30] je predstavljena ena od izvedb realizacije inteligentnega krmilnika, ki za optimizacijo preklopov MOSFET tranzistorja navaja uporabo aktivnega krmiljenja izhoda krmilnika. Opisana je tehnika aktivnega krmiljena z metodo prilagajanja dv/dt in di/dt krmiljenega močnostnega MOSFET tranzistorja. Podobno izvedbo s prilagajanjem dv/dt krmilnika je moč zaslediti tudi v [31], kjer avtorja prikažeta metodo z neposrednim merjenjem napetosti VDS in negativnim povratnim sklopom uravnata du/dt. Primer tokovno inteligentnega krmilnika z vgrajenimi funkcijami krmiljenja izhodnega toka krmilnika, preverjanja priključitve, diagnostiko krmiljenega močnostnega tranzistorja in detekcijo iztrošenosti oksida krmilne elektrode G je predstavljena v [32]. Predlog realizacije 45MHz visoko zmogljivega tokovnega MOSFET/IGBT krmilnika z zmogljivostjo 30 amperov je predlagana v [33]. V nadaljevanju poglavja se bomo osredotočili na opis in predlog realizacije integriranega tokovnega krmilnika z vgrajenimi inteligentnimi funkcijami. 5.1.3 Funkcionalnost krmilnika V tem podpoglavju bo predstavljenih nekaj funkcij krmilnikov, ki so uporabljeni pri različnih tipih izvedb močnostnih modulov. 5.1.3.1 Zaščita pred nizko napajalno napetostjo krmilnika VCC Med preklopi krmiljenega MOSFET se krmiljena napetost VGS krmilnika spreminja od 0V in preko pragovne napetosti VTH naraste do napajalne napetosti krmilnika VCc. Med procesom vklopa krmiljenega tranzistorja se režim delovanja tranzistorja spremeni, in sicer iz zapornega režima preide v nasičenje. Med zapornim režimom in režimom nasičenja preide krmiljeni MOSFET tranzistor za kratek čas tudi skozi linearen režim delovanja. V primeru, da se napajalna napetost krmilnika Vcc spusti okoli nivoja napetosti VTH MOSFET tranzistorja, je možno, da krmljeni MOSFET tranzistor ostane v linearnem režimu delovanja. V linearnem režimu delovanja tako lahko pride do pregretja MOSFET tranzistorja, saj je upornost prevodnega kanal RDS višja od upornosti RDSon v režimu nasičenja. Za zaščito pred nizko napajalno napetostjo Vcc krmilnika je lahko poskrbljeno z vgrajeno funkcijo krmilnika ali z zunanjim vezjem. 5.1.3.2 Zaščita prek kratkim stikom in tokom preobremenitve V režimu nasičenja skozi prevodni kanal MOSFET tranzistorja lahko zaradi različnih razlogov pride do delovanja tranzistorja izven nazivnih delovnih pogojev. Vsako delovanje krmiljenega tranzistorja pri prekoračitvi vrednosti toka IDS izven nazivnih delovnih pogojev lahko povzroči poškodbo ali uničenja tranzistorja. Za ugotavljanje prevelikega toka IDS in kratkega stika med priključnima sponkama D in S tranzistorja je možno izvesti na sledeče načine: 1. merjenje padca napetosti na zaporednem vezanem uporu - shunt upor, 2. posredno merjenje magnetnega polja (Hall element), 3. merjenje inducirane napetosti okoli vodnika, 4. merjenje padca napetosti VDS med priključnima sponkama D in S tranzistorja. 5.1.3.3 Temperaturna zaščita Vzroki za povišanje delovne temperature močnostnega MOSFET tranzistorja so lahko v povečanju toka IDS, kratkem stiku med sponkama D in S, prenizka napetost VDS ali morebitna poškodba tranzistorja. Spremljanje temperature močnostnega MOSFET tranzistorja je namenjeno sami zaščiti elementa pred poškodbami izpostavljenosti previsoki temperaturi in preprečitev pospešenega staranja tranzistorja, kar ima neposreden vpliv na življenjsko dobo močnostnega modula. 5.1.3.4 Krmilnik plavajočim potencialom priključne sponke S Pri izvedbah močnostnih modulov je pogosta izvedba za krmiljenje električnih motorjev le z uporabo n-kanalnih MOSFET tranzistorjev. V takih primerih n-kanalni MOSFET tranzistorji, priključeni med pozitivnim potencialom napajalnega vira in priključkom faze za krmiljenje, potrebujejo krmilnik s plavajočo maso. Plavajoča masa krmnilnika je tako priključena skupaj s priključno sponko S tranzistorja na potencial faze. Takšna uporaba krmnilnika omogoča učinkovito krmiljenje MOSFET tranzistorja ne glede na potencial mase proti skupnemu potencialu močnostnega modula - negativnemu potencialu napetnostnega vira. Uporabo krmilnika s plavajočo izhodno stopnjo je možno realizirati na naslednje načine uporabe: 1. s pomočjo množilnika napetosti na osnovi prenosov električnega naboja, 2. z galvansko ločitvijo z optičnimi spojniki, 3. z galvansko ločitvijo s transformatorjem. 5.1.3.5 Dv/dt in di/dt zaščita Omejitev dinamike signalov močnostnega modula je potrebno s stališča zagotavljanja predpisanih delovnih pogojev vgrajenih komponent upoštevati, da se izognemo morebitnemu delnemu ali celotnemu nedelovanju močnostnega modula. Pri visokih dinamikah tako krmilnih in močnostnih signalov lahko pri delovanju močnostnega modula naletimo na težave z ustreznostjo na področju elektromagnetne kompatibilnosti (EMC). EMC motnje lahko povzročajo nepravilno delovanje posameznih gradnikov logično krmilne enote. Omejitve glede EMC ustreznosti delovanja močnostne stopnje so zakonsko predpisane in določene s standardi za posamezna področja uporabe. Konkretni standard za električna vozila z baterijskim virom električne energije za viličarje v industriji določa [34]. Rešitev, ki za zmanjšanje EMC motenj uporablja tehniko omejevanja dVDS/dt pri preklopih krmiljenega MOSFET tranzistorja, je predstavljena v [29]. 5.1.3.6 Zaščite integriranih krmilnikov z mrtvim časom Pri integriranih krmilnikih z dvema izhodoma je možno zaslediti inteligentno funkcijo krmilnika, ki skrbi za mrtvi čas. Mrtvi čas je čas med preklopoma posameznega izhoda krmilnika in je vgrajen s funkcijo zaščite pred kratkim stikom sponk napajalnega vira. Mrtvi čas služi za zaščito močnostnih tranzistorjev močnostnega modula, da med spodnjim in zgornjim vzporedno vezanim sklopom tranzistorjev močnostnega stikala ne bi prihajalo do direktne sklenitve potencialov napajalnega vira. Trajanje mrtvega časa je odvisno od tokovne zmogljivosti krmilnika krmiljenih tranzistorjev in parazitnih vplivov celotnega močnostnega modula, ki vplivajo na čase vklopa in izklopa tranzistorjev. 5.2 Vklop in izklop močnostnega MOSFET tranzistorja s krmilnikom Osnovna naloga krmilnika je zagotavljati izhodni krmilni tok, ki lahko učinkovito krmili kapacitivnost krmilne elektrode G močnostnega MOSFET tranzistorja. Na sliki 42 so prikazani signali VGS, IG, VDS in IDS različnih načinov vklopa in izklopa MOSFET tranzistorja krmiljenega z napetostnim krmilnikom. Slika 42: Prikazani so poteki signalov VGS, IG, VDS in IDS: na levi strani slike ob vklopu in na desni strani slike ob izklopu MOSFET tranzistorja Skupina štirih grafov na levi strani slike 42 predstavlja situacijo ob vklopu močnostnega MOSFET tranzistorja. Skupina grafov na desni strani pa predstavlja poteke signalov ob izklopu tranzistorja. Vhod na krmilno sponko G tranzistorja je napetostno krmiljen. Potek krmiljene napetosti VGS je podan na prvem grafu. Drugi graf predstavlja tok izhoda krmilnika IG oziroma tok, ki teče v krmilno sponko MOSFET tranzistorja. Slednja dva grafa predstavljata potek padca napetosti VDS in toka skozi tranzistor IDS. Enaki opisi signalov so tudi pri situaciji izklopa tranzistorja prikazani na desni polovici slike 42. Za lažjo razlago in opis procesa pri vzpostavitvi in pri prekinitvi prevodnega kanala MOSFET tranzistorja bomo opise opazovanih signalov v času preklopa razdelili na tri časovne intervale, ki so razmejeni z oznakami trenutkov t0, t1, t2 in t3 na sliki 42. V nadaljevanju bo opisan proces vklopa in za tem še proces izklopa krmiljenega močnostnega MOSFET tranzistorja. Natančen opis procesov preklopov MOSFET tranzistorja je nujno pomemben za dobro izhodišče osnutka predloga inteligentnega krmilnika, ki bo podan v nadaljevanju dela. 5.2.1 Opis ob vklopu MOSFET tranzistorja Za vzpostavitev prevodne poti med priključkoma sponk D in S tranzistorja je potrebno s krmilno napetostjo napolniti kapacitivnosti tranzistorja. Slika 43 predstavlja električno shemo in smer polnilnega toka krmilnika IG ter tok IDS skozi prevodni kanal krmiljenega modela MOSFET tranzistorja. Tok IG, ki ga dovaja krmilnik za vklop tranzistorja, teče preko izhodne upornosti krmilnika Rkint in priključenega upora Rg v krmilno sponko G tranzistorja. Slika 43: Poti tokov IG in IDS pri vklopu MOSFET tranzistorja ■ Od t0 do t1: Prvi korak vklopa MOSFET tranzistorja je priključitev logičnega signala na vhod krmilnika, ki sproži proces vzpostavitve prevodnega kanala tranzistorja. V opazovanem časovnem intervalu je cilj napolniti vhodne kapacitivnost modela tranzistorja na pragovno napetost VTH. Tok IG v tem časovnem intervalu v večini polni kapacitivnost cGS, majhen del polnilnega toka IG pa polni kondenzator cGD. Ta časovni interval lahko poimenujemo tudi časovna zakasnitev vklopa, saj v tem intervalu tok IDS in napetost VDS ostajata nespremenjena. V vmesnem času intervala t0-t1 je dosežena napetost VGS enaka VTH. S tem je pogoj za vzpostavitve prevodnega kanala MOSFET tranzistorja izpolnjen. Tok krmilnika IG narašča še naprej. Napetost VGS narašča od VTH do Millerjevega napetostnega nivoja VMilller. Zaradi toka IG se povečuje električni naboj na kondenzatorjih cGS in cGD, povečuje se tudi napetost VGS. ■ Od t1 do t2: V tretjem časovnem intervalu t2-t3 sta kondenzatorja cGD in cGS nabita do te mere, da napetost VGS doseže napetostni nivo VMiller. Na modelu krmiljenega MOSFET tranzistorja tok IDS začne naraščati in napetost med priključnima sponkama VDS prične upadati. Tok IG je konstanten in prav tako je napetost VGS konstantna in enaka VMiller. Ves tok krmilnika IG prazni naboj kondenzatorja cDS, ki je priključen na napetost VDS, ki je enaka napetosti napajanja. Ob času t2 se vrednosti toka IDS in napetosti VDS ustalita. ■ Od t2 do t3: Napetost VGS iz konstantnega VMiller nivoja začne naraščati do zgornje izhodne napetosti krmilnika in tok IG začne upadati. Tok IDS je konstanten in enak IDSon. Napetost VDS upada do vrednosti VDSon, ki je odvisna od napetosti VGS. Ob časovnem trenutku t3 sta kondenzatorja cGS in cGD napolnjena, tok IG preneha teči in napetost VGS doseže zgornjo izhodno napetost krmilnika. Po času t3 je vzpostavljeno stacionarno stanje in prevodni kanal MOSFET tranzistorja je vzpostavljen. 5.2.2 Opis ob izklopu MOSFET tranzistorja Sledi opis dogajanja ob prekinitvi prevodnega kanala krmiljenega MOSFET tranzistorja, ki je v veliki meri podoben prejšnjemu opisu vzpostavitvi kanala, vendar v obratni smeri. Na sliki 44 vidimo električno shemo in smeri tokov IG in IDS pri izklopu MOSFET tranzistorja. Slika 44: Poti tokov IG in IDSpri izklopu MOSFET tranzistorja ■ Od tO do t1: Pred časom tO je vzpostavljeno stacionarno stanje na MOSFET tranzistorju. Napetost Vgs je enaka napajalni napetosti krmilnika. Tok IG ne teče. Po prevodnem kanalu tranzistorja teče tok IDS in padec napetosti, določen z IDS in upornostjo RDSon prevodnega kanala med priključnima tranzistorja, je enak VDSon. Ob času t0, ko se na vhodu krmilnika pojavi logični nivo za izklop močnostnega MOSFET tranzistorja, začne izhodna napetost krmilnika VGS linearno upadati. Tok krmilnika IG skoči na najvišjo vrednost. Tukaj velja opomniti, da je tok IG na sliki 44 označen v nasprotno smer kot na sliki 43. Tako na sliki 44 tok IG teče v krmilnik. Preostale električne veličine glede smeri in polaritet ostajajo nespremenjene. Cilj prvega časovnega intervala je izprazniti kondenzatorja CGS in CGD in tako napetost VGS izenačiti z nivojem VMiller. Zaradi upadanja napetosti VGS posledično rahlo narašča napetost VDS, saj se upornost kanala RDSon ob konstantnem toku IDS začne povečevati. ■ Od ti do t2: V drugem časovnem intervalu med časoma t1 in t2 je dosežena enakost napetosti VGS z nivojem VMiller in ostane konstantna do trenutka t3. Tok IG ima v intervalu t1-t2 tudi konstantno vrednost. Napetost VDS začne naraščati in tok IDS upadati. V tem intervalu tok IG polni izključno kapacitivnost kondenzatorja CGD, saj je ob koncu intervala napetost VDS konstantna in enaka napajalni napetosti in tok IDS ne teče več. ■ Od t2 do t3: Napetost VGS upada od napetosti VMiller in ob času t3 doseže 0V. Med časovnim intervalom t2-t3 je izpolnjen pogoj VGS < Vth, kar pomeni prekinitev prevodne poti toka po kanalu krmiljenega močnostnega MOSFET tranzistorja. Posledica praznjenja kondenzatorja CGS je tok IG. Vrednosti toka IDS in napetosti VDS močnostnega MOSFET tranzistorja ostajata nespremenjeni. Časovni interval t2—t3 lahko poimenujemo tudi čas zakasnitve izklopa tranzistorja. Procesa vklopa in izklopa MOSFET tranzistorja sta obratna drug drugemu. Časovni poteki opazovanih signalov oziroma časovno trajanje posameznih opisanih intervalov je odvisno od parazitnih upornosti, parazitnih induktivnosti in parazitnih kondenzatorjev, ki skupaj vplivajo na hitrosti sprememb opazovanih signalov VGS, VDS, IG in IDS. Pri načrtovanju močnostne stopnje mora načrtovalec posvetiti posebno pozornost izbiri primernih krmilnikov, da bo načrtovana močnostna stopnja lahko zagotavljala zadane kriterije doseganja visokih hitrosti preklapljanja in čim višjih izkoristkov. 5.2.3 Izgube krmilnika in MOSFET tranzistorja Na kratko si poglejmo pregled izgub krmilnika in krmiljenega močnostnega MOSFET tranzistorja pri preklapljanju. Izgube lahko razdelimo v dve skupini, in sicer na statične in dinamične izgube. 5.2.3.1 Dinamične izgube Izgube na krmilniku se pojavijo ob preklopih krmiljenega MOSFET tranzistorja. Izvor izgub je v polnjenju in praznjenju parazitnih kapacitivnosti modela MOSFET tranzistorja. Za določitev izgub si lahko pomagamo s spodnjim izrazom (18). Pgate = ^cc • Qgate ' /preklopov (18) Moč Pgate predstavlja moč, ki jo moramo na krmilniku zagotoviti ob vsakem preklopu krmiljenega MOSFET tranzistorja. Sprememba napetosti VGS ob vklopu ali izklopu krmiljenega tranzistorja je enaka napajalni napetosti krmilnika VCC, kar je uporabljeno tudi v izrazu (4). Produkt efektivne kapacitivnosti QGATE, ki jo mora krmilnik pri vklopu napolniti in pri izklopu izprazniti, in frekvenco preklopov fpreklopov predstavljata povprečni tok IG krmilnika. Poraba dinamične moči krmilnika Pcds nastane tudi pri praznjenju parazitne kapacitivnosti CDS ob vklopu MOSFET tranzistorja. Pred izpraznitvijo s tokom IG krmilnika, je napetost na kondenzatorju CDS enaka napetosti VDS krmiljenega MOSFET tranzistorja v zapornem režimu delovanja. Z izrazom (19) je določena moč PCDS, ki se troši med praznjenjem kapacitivnosti CDS. _ 1 2 Pcds — 2 ' ^ds ' ^ds ' f preklopov (19) Sedaj si poglejmo še dinamične izgube na krmiljenem MOSFET tranzistorju, ki nastanejo med procesom vzpostavljanja in procesom prekinitve prevodnega kanala. Na sliki 45 sta dve skupini grafov. Na levi skupina grafov prikazuje napetost VGS, potek napetosti VDS in tok IDS med priključnima sponkama D in S. Na desni strani slike 45 pa je prikazana situacija pri prekinitvi prevodnega kanala krmiljenega tranzistorja. t t tO t1 t2 t3 tO t1 t2 t3 Slika 45: Časovni potek Vgs, Vds in IDS signalov ob vklopu in izklopu močnostnega MOSFET tranzistorja V primerih vklopa in izklopa tranzistorja vidimo, da izgube Pmosfet nastajajo v časovnem intervalu med trenutkoma t1 in t2 označenima na sliki 45. Časovni interval t1-t2 pri vzpostavitvi prevodnega kanala označimo kot tvklop. Pri prekinitvi kanala tranzistorja pa s tizklop. Seštevek intervalov tvkiop in tizklop je enak času nastajanja izgub MOSFET tranzistorja v eni periodi frekvence fpreklopov izhoda krmilnika. Povprečna električna moč PMOSFET je podana z izrazom (20). tvklop^t izklop °MOSFET — t ■- J uDS(t) ■ iDS(t)dt (20) o Tpreklopov 5.2.3.2 Statične izgube Statičnih izgub na krmilniku praktično ni, saj tok IG teče samo med procesom vklopa oziroma izklopa krmiljenja MOSFET tranzistorja in s tem tudi ni nobene porabe električne moči. V času, ko je MOSFET tranzistor v zapornem režimu delovanja, je tok IDS enak 0. Statične izgube MOSFET tranzistorja Pmosfetoh so izgube, ki se pojavijo zaradi upornosti prevodnega kanala RDSon v režimu nasičenja. Z izrazom (21) je podana moč statičnih izgub PMOSFETon, ki je produkt toka IDSon in upornosti prevodnega kanala RDSon. PMOSFETou = iDS on2 ■ P-DSon (21) 5.3 Predlog tokovno inteligentnega krmilnika 5.3.1 Zasnova algoritma za optimalno krmiljenje sklopa močnostnih stikal Iz dosedanje analize sledi, da je inteligentno krmiljenje obeh stikal potrebno, saj prehodni pojavi povzročajo vrsto nevšečnosti. Pri preklapljanju zelo velikih tokov vrednosti več sto amperov postane inducirana napetost na prevodnih povezovalnih elementih močnostnega modula zelo velika. Inducirana napetost je dana z izrazom (22). Ui(t)=L-±f (22) Če je na primer preklop toka 500A izveden v desetinki mikrosekunde, potem je ta inducirana napetost pri induktivnosti 10nH kar 50V. 5004 • 10 • 10~9H v-i =-„„ „„ A-= 50K (23) 1 0.1 • 10_6s v 7 Pri tem velja, da je zaradi fizičnih omejitev tako majhne induktivnosti izjemno težko realizirati. Prav tako je v vezju prisotna parazitna kapacitivnost tako, da se ob preklopu pojavi dušeno nihanje z začetno amplitudo 50V in s časom upade. Čas upada amplitude je določen s kvaliteto takšnega parazitnega nihajnega kroga. Tako parazitno nihanje povzroča vrsto težav. Na prvem mestu omenimo EMC kompatibilnost, ki je zakonsko predpisana in ne sme preseči vrednosti, ki so podane v standardih. Na drugem mestu je zaradi tega nihanja težko nadzirati stanje sklopa močnostnih stikal. To pa pomeni, da je težko zaznati anomalije kot je kratek stik ali podobno, saj je informacija skrita v parazitnem nihanju. Na tretjem mestu pa je težava, da takšno agresivno nihanje lahko zmoti delovanje krmilno logične enote. Očitno je torej, da je za idealen krmilnik toka potrebno poskrbeti za kontroliran naklon di/dt tako pri vklopu kot pri izklopu krmiljenega tranzistorja. Najenostavnejši način, da to dosežemo, je vgradnja upora Rg zaporedno s krmilnimi elektrodami močnostnih stikal, kot je bilo opisano v predhodnih poglavjih. Rešitev z vgradnjo upor Rg ima naslednje pomanjkljivosti: 1. Naklon toka pri vklopu je različen od naklona toka pri izklopu. 2. Tak način ne omogoča niti enostavnega programiranja niti samodejnega prilagajanja. 3. Dodan upor seveda povzroči zakasnitev vklopa in izklopa, kar zahteva tako imenovani mrtvi čas, ki mora biti daljši od zakasnitev in je podvržen spremenljivim lastnostim močnostnih tranzistorskih stikal. Delna rešitev omenjenih problemov je že bila nakazana v literaturah, kjer skušajo nadomestiti upor s tokovnim generatorjem ter s tem vsaj izenačiti naklon vklopa toka z naklonom izklopa toka. V delu predlagam izboljšavo takšnega tokovnega generatorja na način, ki krmili močnostno stikalo s spremenljivo obliko toka. Za realizacijo sem torej izbral tri režime delovanja tokovnega generatorja krmilnika. Ti režimi so: 1) • Predhodno stanje stikala: izključeno o Polnilni tok maksimalen možen 2) • Stikalo začne prevajati o Polnilni tok je definiran z želenim naklonom toka skozi stikalo 3) • Stikalo doseže točko nasičenja, tok skozi stikalo neha naraščati o Polnilni tok ponovno povečamo 4) • Predhodno stanje stikala: vključeno o Praznilni tok maksimalen možen 5) • Stikalo se začne zapirati o Praznilni tok je enak polnilnemu toku v točki 2) 6) • Stikalo neha prevajati o Praznilni tok ponovno povečamo Na sliki 46 je s pomočjo prikazani vseh šest stanj pri vklopu in izklopu močnostnega MOSFET tranzistorja. S tem je podana tudi zasnova oblikovanja prehodnega pojava pri preklapljanju močnostnih stikal. Na prvih dveh grafih slike sta prikazana poteka napetosti Vfaza in tok Ivfaza krmiljenega močnostnega sklopa. Slika 46: Zasnova oblikovanja prehodnega pojava pri preklapljanju močnostnih stikal ■ prikaz vseh šestih stanj Na srednjem grafu je prikazan potek napetosti VGS pri idealnem krmiljenju, kjer ni zakasnitev pri vklopu in niti ne pri izklopu krmiljenega tranzistorja. Zadnja dva grafa slike 46 predstavljata potek toka krmilnika Igate in napetosti VGS po predlogu delovanja krmilnika s predstavljenimi tremi režimi. Na tem mestu želim poudariti predvsem naslednje prednosti. Konstanten čas odklopa TV, to je čas, ki ga inteligentni krmilnik potrebuje, da krmilna napetost doseže pragovno vrednost oziroma vrednost Millerjevega nivoja, je močno skrajšan, saj je polnilni tok nekajkrat večji od toka za polnjenje Millerjeve kapacitivnosti. Druga prednost je elektronsko nastavljanje toka za polnjenje Millerjeve kapacitivnosti. Tretja pomembna prednost je, da se skrajša čas, ko doseže stikalo svojo minimalno upornost RDSon. To seveda neposredno manjša izgube sistema. Podobno velja pri izklapljanju močnostnega stikala. Končni rezultat je torej zmanjšanje izgub v času prevajanja in zmanjšanje zakasnitve vklopa TV in zakasnitve izklopa TI, ki neposredno zmanjšata mrtvi čas. Prav mrtvi čas pa je odgovoren za dinamične izgube, ki so posledica izgube na substratnih diodah v mrtvem času. Na sliki 47 je predstavljena blok shema zasnove vezja ASIC po predlaganem algoritmu. Slika 47: Blok shema zasnove vezja ASIC po predlaganem algoritmu Digitalni signalni procesor DSP predstavlja nadzor nad celotnim sistemom ter ugotavlja eventualne napake, kot so temperaturne preobremenitve in kratki stiki. Hkrati se spremlja merjenje toka in napetosti krmiljenega MOSFET tranzistorja. Z njim tudi nastavljamo nivoje izhodnega toka krmilnika, kot to definira opis, ki je prikazan na sliki 46. Blok prepoznave Millerjevega nivoja je ključen za delovanje krmilnika, saj mora posnemati obnašanje zunanjega krmiljenega močnostnega stikala. V povezavi z DSP blokom in parametri zapisanimi v OTP (ang. one time programmable) sintetizira obnašanje napetosti na krmilni sponki močnostnega stikala. Parametri v OTP so določeni na podlagi tipa krmiljenega močnostnega stikala in želene nastavitve naklona vklopa in izklopa krmiljenega močnostnega tranzistorja oziroma vzporedno veznega sklopa močnostnih stikal. Blok časovnika generira čase TV, TVon, TI in TIoff, ki so odvisni od parametrov bloka prepoznave Millerjevega napetostnega nivoja. To so krmilni signali za končne stopnje treh tokovnih generatorjev za polnjenje in treh tokovnih generatorjev za praznjenje kapacitivnosti krmilne elektrode G močnostnega MOSFET tranzistorja. Kritičen del vezja ASIC, ki realizira opisani algoritem, je močnostni del za polnjenje in praznjenje vhodne kapacitivnosti končne stopnje. 5.3.2 Simulacije algoritma preklopov tokovno inteligentnega krmilnika Predstavljena blok shema algoritma inteligentnega tokovnega krmilnika na sliki 47 ima izhodno krmilno sponko, v kateri so znotraj integriranega krmilnika posamezni bloki tokovnih generatorjev, ki generirajo želeno obliko toka Igate, ki je potrebna za optimalno krmiljenje močnostnega tranzistorja. Za polnjenje kapacitivnosti krmilne elektrode G močnostnega MOSFET tranzistorja so uporabljeni tokovni generatorji, kjer so z blokom časovnika določeni časi delovanja posameznega tokovnega generatorja. Na sliki 48 je prikazano delovanje algoritma pri vklopu krmiljenega MOSFET tranzistorja. Vgs (V) 12 " 10 -8 -6 -4 -2 ■ 0 i i !/H~~! i i i i i i i Ig (A) v 1.5 - l 500 m -0 p- i i 1 i i i i i i i i i i i i i i r i i VDS (V) " 20 - 15 - 10 - 5 - 0 i i i \ i i \ i i v i i \,i 1 i i i i i i i i i i i 1 i L J J i i i i Ids (A) ™ " 80 -so - 40 -20 -0 i i i i ----------. .....- r i i i i l r> 50011 1 u 1.5 u 2 u 2.5 u 3 u t (s) Slika 48: Simulacija algoritma vklopa močnostnega stikala Zgornja polovica slike 48 prikazuje potek generiranega krmilnega toka IG in potek napetosti VGS krmilnega močnostnega tranzistorja. Iz grafa toka IG je razviden tok režima posameznega tokovnega generatorja in čas trajanja določenega s časovnikom. Naklon napetosti VDS in toka IDS je pri vklopu in izklopu krmiljenega tranzistorja določen z vrednostjo toka tokovnega generatorja in časom trajanja režima Millerjevega nivoja kontroliranega s časovnikom. Na sliki 49 vidimo izvajanje algoritma tokovno krmiljenega močnostnega MOSFET tranzistorja pri izklopu. Obe simulaciji predlaganega algoritma preklapljanja kažeta na izvedljivost izenačitve naklona napetosti VDS in toka IDS močnostnega MOSFET tranzistorja pri vklopu in pri izklopu. Tako je dosežen minimalni čas vklopa in izklopa tranzistorja in neposredno zmanjšanje mrtvega časa. S kontroliranimi hitrostmi preklopov močnostnih tranzistorjev so vplivi parazitnih nihajnih krogov in tako so zmanjšani vplivi EMC. 6 Preverjanje teoretičnih izhodišč s pomočjo meritev močnostne stopnje V tem poglavju so predstavljene meritve realnega močnostnega MOSFET tranzistorja in realnega močnostnega modula. Rezultate meritve bom uporabil za potrditev teoretičnih izhodišč, predstavljenih v predhodnih poglavjih. Pri izvajanju meritev na realnem MOSFET tranzistorju in na realnem močnostnemu modulu se zavedam, da zaradi samih mehanskih omejitev nimam dostopa do merilnih točk, kot sem to možnost brez omejitev imel pri izvajanju SPICE simulacij. 6.1 MOSFET tranzistor 6.1.1 Meritev RDSon upornosti Meritev upornosti RDSon vzpostavljenega prevodnega kanala MOSFET tranzistorja med priključnima sponkama D in S je izvedena na vzorcu, ki je priključen na enak način kot posamezna stikala realiziranih močnostnih modulov. Za meritev je bil uporabljen napetostni vir s tokovno omejenim izhodom 3 amperov. Za meritev upornosti RDS je bila izbrana štiri točkovna merilna metoda, ki je ustrezna za merjenje nizkih upornosti. Izmerjena upornost RDSon n-kanalnega MOSFET tranzistorja pri priključeni napetosti Vgs=15V je enaka 1,8m0. Pri merjenju upornosti RDSon je potrebno omeniti, da v merilnem rezultatu niso zajete zgolj upornosti prevodnega kanala merjenih MOSFET tranzistorjev. Meritev upornosti RDSon tako zajema tudi upornosti žičnih povezav, upornost spajke, upornost metalnih prevodnih elementov, na katere je priključen merjeni MOSFET tranzistor [12]. Upornost spajke in upornost metalnih prevodnih elementov so v primerjavi z upornostjo RDSon tranzistorja majhne in jih lahko zanemarimo. Žične povezave služijo za povezavo priključnih površin sponke S in G tranzistorja. Priključna povezava priključne sponke S je realizirana z 12-imi okroglimi žicami preseka 375^m. Pri realiziranem močnostnem modulu je uporabljena aluminijasta žica, pri kateri je čistost aluminija zelo visoka (razni proizvajalci zagotavljajo vsebnost aluminija tudi do 99%). Izmerjena upornost vseh 12-ih vzporedno vezanih žičnih povezav s povprečno dolžino ~8mm in spoji na obeh koncih žičnih povezav je v območju od 180^0 do 200 |ifi. Tako vidimo, da upornost žičnih povezav posameznega tranzistorja lahko predstavlja tudi do 12% celotne upornosti RDSon prevodnega kanala merjenega MOSFET tranzistorja. 6.2 Analiza meritev močnostnega modula V nadaljevanju tega podpoglavja si bom ogledal opravljene meritve na realiziranem močnostnem modulu. Podani so rezultati meritev skupne RDSon upornosti petih vzporedno vezanih MOSFET tranzistorjev in meritve spodnjega vzporednega sklopa tranzistorjev močnostnega modula. Posamezno stikalo je sestavljeno iz petih vzporedno vezanih močnostnih MOSFET tranzistorjev tipa SUC110N05-03. Za breme je uporabljeno navitje trifaznega asinhronskega motorja in je vezano med priključnim terminalom faze in terminalom pozitivnega potenciala baterijskega napajalnega vira. Navitja motorja so vezana v trikotni konfiguraciji, tako da je pri meritvah za breme uporabljeno samo eno navitje faze izbranega motorja. Baterijski napajalni vir je sestavljen iz dveh zaporednih vezanih avtomobilskih akumulatorjev 12 V. Skupna napetost baterijskega napajalnega vira je 24V. Pri meritvah lastnosti močnostnega modula sem se osredotočil le na merjenje spodnjega vzporednega sklopa tranzistorjev, saj bi v primeru opazovanja delovanja oziroma merjenja zgornjega vzporednega sklopa tranzistorjev, vezanega med pozitivnim potencialom napajalnega vira in terminalom faze, dobili praktično enake upornosti, prehodne čase in dinamike opazovanih signalov. 6.2.1 Meritev skupne upornosti RDSon sklopa vezanih MOSFET tranzistorjev Meritev skupne upornosti vzporedno vezanih MOSFET tranzistorjev RDSon je izmerjena na močnostnih MOSFET tranzistorjih, vgrajenih v realiziranem močnostnem modulu. Meritev upornosti je izvedena s štiritočkovno metodo. Pri merilnem rezultatu skupne upornosti vzporedno vezanih tranzistorjev RDSon je potrebno omeniti, da so v merjeni vrednosti zajeti tudi prispevki upornosti spajke, žičnih povezav in povezav metalnih prevodnih elementov. Priključene sponke D in S vzporedno vezanih tranzistorjev so vezani na napajalni vir s konstantnim enosmernim tokom 3.0 amperov. Krmilne elektrode G tranzistorjev so povezane skupaj in krmiljene s konstantno napetostjo VGS=15V. Skupna upornost vzporedno vezanih MOSFET tranzistorjev RDSon je enaka 0.397mfi. Vrednost skupne upornosti RDSon je izračunana kot povprečje izmerjenih vrednosti skupnih upornostih RDSon na 12-ih različnih vzporedno vezanih sklopih MOSFET tranzistorjev različnih močnostnih modulov. Na sliki 50 je prikazan graf merilnih rezultatov 12-ih različnih vzporedno vezanih sklopov MOSFET tranzistorjev. Na vodoravni osi so vnesene zaporedne številke merjenih vzporedno vezanih sklopov MOSFET tranzistorjev izdelanih močnostnih modulov. Na navpično os grafa slike 50 so vneseni merilni rezultati skupne upornosti posameznega vzorca. Rdsoh (mil) 0.42 0.41 0.40 0.39 0.38 0.3" 0.36 1 2 3 4 5 6 7 S 9 10 11 12 Številka vzorca Slika 50: Merilni rezultati skupne upornosti vzporedno vezanih tranzistorjev RDSon Vzroki za različne merilne vrednosti skupne upornosti vzporedno vezanih sklopov RDSon tranzistorjev so predvsem v različnih upornostnih prevodnih kanalih posameznih MOSFET tranzistorjev in različnih dolžinah žičnih povezav vzporedno vezanega sklopa. Dolžine žičnih povezav so odvisne od razdalj med sosednjimi prevodnimi povezovalnimi elementi. Na sliki 51 je prikazana fotografija priključitve vzporedno vezanega sklopa petih močnostnih MOSFET tranzistorjev. Slika 51: Priključitev vzporedno vezanega sklopa petih MOSFET tranzistorjev Priključne sponke D tranzistorjev so prispajkane na bakreni profil, ki služi za dober električni stik s pozitivnim potencialom napajalnega vira. Del zgornje površine tranzistorja predstavlja priključno sponko G in preostala površina je priključna sponka S. Z žičnimi povezavami so realizirani električni spoji priključene sponke S tranzistorjev na sosednji bakreni profil, ki je vezan na negativni potencial napajalnega vira. Prednosti uporabljenega načina priključitve močnostnih polprevodniških elementov so bile predstavljene že v predhodnih poglavjih. 6.2.2 Meritve spodnjega vzporednega sklopa MOSFET tranzistorjev Za krmilnik skupno povezanih krmilnih elektrod tranzistorjev spodnjega vzporednega sklopa je bil izbran komercialni integrirani krmilnik IR2125S [35]. Krmilnik je priključen na napajalno napetost Vcc=12V. Krmilnik IR2125S je krmiljen s funkcijskim generatorjem Agilent 33220A. Za merjenje toka so uporabljene tokovne klešče proizvajalca LEM, model LH2040, z občutljivostjo 0.5mV/A. Nastavitve funkcijskega generatorja Agilent 33220A: • fpreklopov = 10kHz • trise = tfall = 5ns • Izhodni napetostni nivo Vin = 10Vpp • Duty Cycle: 10% Pri meritvi sem se osredotočil na opazovanje situacije, ko je navitje motorja oziroma breme priključeno med pozitivnim potencialom baterijskega napajalnega vira in priključnim terminalom faze. Priključek krmilnih elektrod zgornjega vzporednega sklopa MOSFET tranzistorjev je zaključen z uporom, ki je vezan na potencial Vfaza. V meritev so zajeti merjeni signali na spodnjem vzporedno vezanem sklopu krmiljenih MOSFET tranzistorjev. Na sliki 52 je predstavljena shema meritve s funkcijskim generatorjem Agilent 33220A, vezjem krmilnika, močnostne stopnje, navitje motorja in baterijskega napajalnega vira 24V. Močnostni modul ima vgrajene upore Rg=10fi na vsako krmilno elektrodo G tranzistorja posebej. Vgrajena sta tudi upora Rgdown in Rgup vrednosti 1kfi z dvema Zener diodama označenima kot ZD1 in ZD2. p N Slika 52: Shema meritve spodnjega vzporednega sklopa MOSFET tranzistorjev Na sliki 53 je prikazana priključitev spodnjega vzporedno vezanega sklopa MOSFET tranzistorjev. Legenda signalov zajetih z osciloskopom je predstavljena na sliki 53. Skupna referenčna točka merilnih sond osciloskopa je bil priključni terminal negativnega potenciala baterijskega napajalnega vira močnostnega modula. Izbiri skupne merilne referenčne točke je pri zajemanju signalov močnostnega modula potrebno posvetiti pozornost pri določitvi lokacije priključitve. Pri meritvah močnostnega modula se je izkazalo, da slaba izbira mesta priključitve referenčne točke merilnih sond osciloskopa bistveno vpliva na vrednosti in oblike opazovanih signalov. Napetost VGS, prikazana kot Ch1, je krmilna napetost vzporedno vezanih krmilnih sponk G. Merilna točka zajemanja napetosti Vgs je bila neposredno na blazinici, iz katere je preko žične povezave priključena krmilna sponka G, enega od krmiljenih tranzistorjev spodnjega vzporedno vezanega sklopa MOSFET tranzistorjev. Na sliki je tudi prikazan napetostni potek faze Vfaza kot Ch2, merjena med terminalom faze in negativnim potencialom napajalnega vira. Slika 53: Preklop spodnjega vzporednega sklopa MOSFET tranzistorjev Napetost krmiljenega vira Vin je priključena na vhod integriranega krmilnika IR2125S. Tok, ki teče skozi navitje motorja Ivfaza, je merjen s tokovnimi kleščami in je prikazan na sliki 53 kot Ch4. Tokovne klešče imajo napetostni izhod, ki je ekvivalenten merjenemu toku. Na sliki 7 je napetost Ch4 enaka 144mV, kar ustreza vrednosti Ivfaza=288A skozi navitje motorja. Napetost faze Vfaza je ob nivoju Vin=0V enaka napetosti napajalnega vira 24V. Merilno mesto napetosti faze Vfaza je bilo na priključnem terminalu močnostnega modula. Po končanem prehodu je napetost Vfaza enaka 234mV, kot je prikazano in izmerjeno z vodoravnima drsnikoma na sliki 54. stop v EN» A: 234mV : 232mV Chi: Vgs Ch2: Vfaza Ch3: Vin Ch4: Ivfaza Ch4 High 144niV Chi 2.00 V 100mV S M 2-OOiis A Ch2 \ 600mV ch;; z.oo v ■ ch4 so.omv Q 30.00 % Slika 54: Detajl preklopa spodnjega vzporednega sklopa MOSFET tranzistorjev - padec napetosti Vfaza Na podlagi meritve padca napetosti faze Vfaza in meritvijo toka Ivfaza, ki teče skozi prevodne kanale vzporedno vezanega sklopa krmiljenih MOSFET tranzistorjev, lahko z Ohmovim zakonom izračunamo skupno upornost RDSon tranzistorjev in upornosti metalnih povezav. Izmerjena vrednost RDSon je 0.8mfi. V nadaljevanju si bomo podrobneje ogledali signale ob preklopih. Pred nadaljevanjem je potrebno omeniti, da toka IDS zaradi same konstrukcije močnostnega modula ni možno meriti, kot je to izvedljivo pri SPICE simulacijah. Na sliki 55 so prikazani opazovani signali pri vklopu vzporedno vezanega sklopa MOSFET tranzistorjev. Po preklopu napetosti Vin (Ch3) iz 0V na 12V vidimo, da izhodna napetost krmilnika VGS (Ch1) sledi preklopu z zakasnitvijo, ki traja ~200ns. Po pretečenem času zakasnitve napetost VGS naraste do ~5.5V in je tako že višja od pragovne napetosti VTH. Pragovna napetost VTH za uporabljen tip MOSFET tranzistorja je s strani proizvajalca podana v območju od 1V do 3V. V trenutku, ko pride od izenačitve napetostnih nivojev VGS = VMilleroN, začne vrednost toka IDS naraščati in napetost VDS začne upadati. Ne smemo pa pozabiti na dejstvo, da je upornost prevodnega kanala RDSon tranzistorja odvisna od napetosti krmilne VGS. Napetost Millerjevega nivoja VMillerON je ~5.5V, kot je možno odčitati s slike 55. V času, ko je napetost VGS enaka VMillerON, je na sliki 55 viden prehod napetosti faze Vfaza (Ch2), ki upada z nivoja napajalne napetosti 24V na nivo napetosti VDSon vzporedno vezanega sklopa tranzistorjev. Časovni interval Millerjevega efekta traja ~400ns. Po končanem prehodu napetosti Vfaza napetost VGS narašča do napetosti napajanja integriranega krmilnika, ki je enaka 12V. V času naraščanja napetosti VGS od napetostnega nivoja VMilleroN do napajalne napetosti krmilnika 12V se zmanjšujejo upornosti RDSon krmiljenih MOSFET tranzistorjev. S tem je dosežen tudi minimalni padec napetosti VDSon. Celotni časovni proces vklopa krmiljenih tranzistorjev traja približno 1^s. stop E-g-] [ .....................g...................J..................................................................I Ch1: Vgs 1 Ch2: Vfaza .....i...............1 Ch3: Vin Btll 2.00 v ^|Ch2 5.00 V ^iM 200ns A Ch2 12.2 v 2.00 V ^ D 40.00 % Slika 55: Detajl vklopa preklopa spodnjega vzporednega sklopa MOSFET tranzistorjev Na sliki 56 so predstavljeni opazovani signali pri izklopu spodnjega vzporedno vezanega sklopa tranzistorjev močnostnega modula. Poteki signalov so pri procesu izklopa praktično enaki kot pri procesu vklopa, le da so med seboj zrcaljeni. Ob preklopu napetosti Vin iz 12V na 0V pomeni začetek procesa izklapljanja krmiljenih tranzistorjev. Čas zakasnitve med vhodom Vin in izhodom krmilnika VGS je ~300ns. Izmerjeni čas pri procesu izklopa je daljši kot izmerjeni čas pri procesu vklopa. Napetost VGS po pretečeni zakasnitvi upada do napetostnega nivoja VMillerOFF, ki je enak napetosti ~5.0V. Čas upadanja napetosti VGS do napetostnega nivoja VMillerOFF je pod 400ns. Celotni časovni interval, ko je izpolnjen pogoj VGS = VMillerOFF, narašča merjena napetost faze Vfaza od napetosti VDSon do napajalne napetosti vir 24V. Na sliki 56 lahko vidimo, da ob preklopu napetosti Vfaza preseže napetost 24V za ~7V, kar je posledica induktivnega značaja priključenega navitja motorja, saj tok skozi navitje motorja začne upadati in se zaključi preko parazitnih substratnih diod in upornosti napajalnega vira. Ko napetost Vfaza doseže nivo napetosti napajalnega vira, začne napetost VGS upadati k napetosti VTH. Slika 56: Detajl izklopa spodnjega vzporednega sklopa MOSFET tranzistorjev Razliko Millerjevih nivojev med vklopom VMillerON in izklopom VMillerOFF je možno razložiti z omejitvijo zajemanja opazovane napetosti VGS neposredno na krmilni elektrodi G tranzistorja. Na tem mestu to neenakost Millerjevega nivoja pri vklopu in pri izklopu povzročajo nelinearnosti vgrajenih uporov Rg in parazitne upornosti in parazitne kapacitivnosti povezav. 7 Prispevki k znanosti V doktorski disertaciji so podani prispevki k znanosti: • Nova zasnova povezovalnih poti za zmanjšanje parazitnih induktivnosti in za optimizacijo termične upornosti med polprevodniškim spojem močnostnega stikala in zunanjo okolico pri pasivnem hlajenju. Predstavljena je nova zasnova konstrukcije močnostnega modula, ki je zasnova le s treh nivojev. Uporaba le treh nivojev optimizira parazitne upornosti in parazitne induktivnosti in izboljšuje odvajanje termičnih izgub polprevodniškega spoja močnostnega stikal na okolico. • Zasnova novega algoritma za krmiljenje močnostne stopnje za zmanjšanje preklopnih izgub. Predstavljena je zasnova algoritma inteligentnega tokovnega krmilnika močnostnih stikal (MOSFET tranzistorjev), ki neposredno vplivajo na dinamiko signalov ob preklopih močnostnih stikal. • Zasnova vezja ASIC za krmiljenje močnostne stopnje, ki bo vsebovala senzorje za zaščito močnostnih stikal. V doktorski disertacije je na podlagi algoritma inteligentnega tokovnega krmilnika močnostnih polprevodniških stikal predlagana tudi zasnova arhitektura integriranega vezja ASIC skupaj z zaščitnimi funkcijami. • Nov pristop k oblikovanju prehodnega pojava pri preklapljanju močnostnih stikal za zmanjševanje mrtvega časa in za kontroliran naklon prehodnega pojava. Nov pristop oblikovanje prehodnega pojava pri preklapljanju močnostnih stikal je način krmiljenja močnostnih stikal z ustrezno oblikovanim signalom integriranega tokovnega vira. Z takim pristopom je možna optimizacija trajanja mrtvega časa ter preklapljanja močnostnih stikal. Izjava Spodaj podpisani Jurij Podržaj, rojen 23.4.1978, izjavljam, da sem doktorsko delo izdelal samostojno pod vodstvom mentorja. Izkazano pomoč drugih sodelavcev sem v celoti navedel v zahvali. Jurij Podržaj Zahvala V prvi vrsti se iskreno zahvaljujem svojemu mentorju prof. dr. Janezu Trontlju za usmerjanja in vodenje pri osnovanju moje doktorske disertacije. Njegova nesebična pomoč pri teoretičnih razlagah in analizah delovanja močnostne stopnje me je vodila k dokončanju tega dela. Zahvala gre tudi mojim sodelavcem iz Laboratorija za mikroelektroniko, ki so mi s svojo nesebično pomočjo bili vedno pripravljeni pomagati. Zahvaljujem se strokovnjakom iz podjetja Iskra Avtoelektrike d. d. in IskraLAB d. o. o., ki so mi nudili pomoč pri opravljanju meritev in pri realizacijah močnostnih modulov ter bili vedno pripravljeni deliti svoje znanje z menoj. Iskreno se zahvaljujem svojemu očetu Janezuj, mami Ani in sestri Barbari ter njeni družini. Posebna zahvala gre tudi moji ženi Mojci za razumevanje in veliko moralno podporo pri študiju. 8 Literatura [1] Semikron Elektronik GmbH & KG, Nuerberg, Nemčija: Druckkontaktiertes Leistungshalbbleitermodul fuer hohe Umgebungstemperaturen und Verfahren zu seiner Herstellung, Patent št.: DE 10 2004 057 421 A1, 2006. [2] M. Loodenkoetter: Wiring Arrangement of Power Semiconductors in Modules, Patent št: DE 100 11 633 A1, 2001. [3] C. Goebl, R. Popp, M. Lederer: Pressure Piece For use in a Power Semiconductor Module, Patent št.: US 6,979,204 B2, 2005. [4] P. Mourick: Low Inductance Circuit Arrangement, Patent št.: US 6,381,161 B2, 2002. [5] R. Bayerer, T. Schneider: Leistungshalbleitermodul, Patent št.: EP 0 427 143 B1, 1990. [6] Y. Manz, J. Steger, H. Jager, H. Ruger, J. Matthes: Power Semiconductor Module with Deflection-Resistant Base Plate, Patent št. US 2005/0035445 A1, 2005. [7] J. Trontelj, J. Podržaj: Power switching module, Št. prijave: PCT/SI2008/000006, Datum prijave 25. 1. 2008. Ljubljana: Urad Republike Slovenije za intelektualno lastnino, Patentna pisarna, 2008. [8] U. Nicolai, T. Reimann, J. Petzoldt, J. Lutz: Application Manual Power Modules, Verlag ISLE, Ilmenau, Nemčija, 2000. [9] V. Ambrožič: Sodobne regulacije pogonov z izmeničnimi stroji, Založba FE in FRI, 1996. [10] D. Miljavec, P. Jereb: Električni stroji - temeljna znanja, Založba: samozaložba, Ljubljana, 2005. [11] F. Klotz, J. Petzoldt: Modelling of Conducted EMI, EPE 1995, Sevilla, Proceedings: Vol. 3, str. 356-361. [12] J. Podržaj, J. Trontelj: Design consideration for power modules of electro-motor drives = Načrtovalski vidiki za močnostne krmilnike elektromotorjev. Inf. MIDEM, sep. 2007, letnik 37, št. 3, str. 142-145. [13] J. Podržaj, J. Trontelj: Optimization of low side and high side power switches in mixed signal CMOS process, 43 th International Conference on Microelectronics, Devices and Materials and the Workshop on Electronic Testing, September 12. -September 14. 2007, Bled, Slovenia. Proceedings: str. 257-262. [14] J. Podržaj, G. Babič, J. Trontelj: Dynamic switching behavior of power drive module for 3 phase electrical motor, 44th International Conference on Microelectronics, Devices and Materials and the Workshop on Advanced Plasma Technologies, September 17. - September 19. 2008, Fiesa, Slovenia. Proceedings: str. 271-274. [15] H. Inoue, R. Saito, M. Mori, Y. Kurihara, J. Onuki, S. Kimura, S. Shimada, K. Suzuki, Y. Manita, I. Kobazashi, K. Yamada, N. Momma:Semiconductor Modelu, Patent št.: US 6,353,258 B1, 2002. [16] T. Yamada, S. Soyano, E. Arai, M. Watanabe, S. Igarashi: Power Transistor Module Wiring Structure, Patent št. US 5,616,955, 1997. [17] Specifikacije n-kanalnega MOSFET tranzsitorja SUM110N06-3m4L, Vishay Siliconix, Dokument: 73036, 2004. [18] V. Benda, D. A. Grant, J. Gowar: Power Semiconductor Devices: Theory and Applications, Wiley, 1999. [19] Meta-Software: HSPICE User's manual: Elements & Models, Vol. 2, MetaSoftware Inc., 1992. [20] J. Furlan: Nelinearni elementi, Založba FE in FRI, Ljubljana, 1995. [21] J. P. Colinge, C. A. Colinge: Physics Of Semiconductor Devices, Kluwer Academic Publishers, Boston, ZDA, 2002. [22] A. Ferreira, M. I. C. Simas: Power MOSFETs Reverse Conduction Revisited, Power Electronics Specialists Conference, str.: 416-422, 1991. [23] C. Kuratli, A. Biber, Q. Huang: A 16A IGBT'Gate Drive ASIC in a 18V, 3| BiCMOS Technology, Proceedings of IEEE International Symposium on Industrial Electronics: str. 491-494, Atene, 1995. [24] C. Ionascu: Design Aspects for Gate Driver of Power Module, Semiconductor Conference, Vol. 2, str. 505-508, 2007. [25] B. Andreycak: Practical Considerations in High Performance MOSFET, IGBT, and MCT Gate Drive Circuits, Texas Instruments Literature Št.: SLUA105. [26] W. Eberle, Y.-F. Liu, P. C. Sen: A New Resonant Gate-Drive Circuit With Efficient Energy Recovery and Low Conduction Loss, IEEE Transactions On Industrial Electronics, Vol. 55, str. 2213-2221, 2008. [27] H. Wang, F. Wang: A Self-powered Resonant Gate Driver for High Power MOSFET Modules, Applied Power Electronics Conference and Exposition, APEC '06, ZDA, 2006. [28] I. D. de Vries: A resonant power MOSFET/IGBT gate driver, Applied Power Electronics Conference and Exposition, 2002. APEC 2002, 17th Annual IEEE Vol. 1, str: 179-185, ZDA, 2002. [29] H. P. Yee: An EMI Suppression MOSFET Driver, Applied Power Electronics Conference and Exposition, 1997. APEC '97 Conference Proceedings: 12th Annual, Vol.: 1, str: 242-248, ZDA, 1997. [30] S. Park, T. M. Jahns: Flexible dv/dt and di/dt Control Method for Insulated Gate Power Switches, IEEE Transactions On Industry Applications, Vol. 3, Št. 3, Maj/Junij 2003. [31] S. Cvetanov Ivanov, E. Krusteva Kostova: Active Gate Drivers for MOSFETs with Circuit for dv/dt Control, Electronics' 2004, Bolgarija. [32] L. Chen, F. Z. Peng, D. Cao: A Smart Gate Drive with Self-Diagnosis for Power MOSFETs and IGBTs, Applied Power Electronics Conference and Exposition, 2008, 23rd, str:1602-1607, ZDA, 2008. [33] A. D. Pathak, S. Ochi: Unique MOSFET/IGBT Drivers and Their Applications in Future Power Electronics Systems, : The Fifth International Conference on Power Electronics and Drive Systems, 2003, PEDS 2003, Vol. 1, str: 85-88, 2004. [34] Standard: UL Standard for Electric-Battery-Powered Industrial Trucks, Izdaja 9, Underwriters Laboratories Inc., 1996. [35] Specifikacije IR2125S: Current Limiting Single Channel Driver, International Rectifier, Data Sheet No. PD60017 Rev.Q, ZDA, 2004.