ZMANJŠANJE POMNILNISKEGA PROSTORA ZA PRIMERE NEREKURZIVNIH SIT Z LINEARNIM POTEKOM FAZE V KLASIČNI IN MODIFICIRANI OBLIKI PORAZDELJENE
ARITMETIKE
Bojan Jarc, Rudolf Babič
Univerza v Mariboru, Fakulteta za elektrotehniko računalništvo in informatiko,
Maribor, Slovenija
Kjučne besede: digitalna obdelava signalov, digitalna sita z omejenim trajanjem impulznega odziva, porazdeljena aritmetika, modificirana porazdeljena aritmetika, zmanjšanje pomnilniškega prostora
Izvleček: Porazdeljena aritmetika (PA) predstavlja bitno-serijski postopek izračuna aritmetične vsote produktov brez uporabe množilnikov. Zaradi svoje homogene strukture je primerna za implementacijo v vezjih FPGA in VLSI. Izvedba digitalnih sit je eden izmed možnih načinov uporabe PA. V prispevku smo se omejili na izvedbo digitalnih sit FIR z linearnim potekom faze, ki ne vnašajo fazne popačitve v izhodni signal in so za področje digitalne obdelave signalov še posebej zanimiva. Njihova posebnost so simetrični koeficienti impulznega odziva. Osnovni problem strukture v porazdeljeni aritmetiki predstavlja velikost pomnilniškega prostora za shranjevanje delnih vsot, ki narašča eksponentno s številom produktov oz. koeficientov sita FIR. Zato v našem prispevki podajamo pristop za zmanjšanje velikosti pomnilniškega prostora v katerem smo izkoristili simetričnost koeficientov impulznega odziva in nasprotno simetrični zapis delnih vsot. Zaradi simetrije koeficientov lahko pomnilniški prostor zmanjšamo iz na
potrebnih naslovov. Z združitvijo tega pristopa z nasprotnosimetričnim zapisom delnih vsot lahko pomnilniški prostor zmanjšamo na naslovov. Redukcijo pomnilniškega prostora iz 2*^ na potrebnih naslovov lahko dosežemo tudi v modificirani PA. Pravilnost predstavljenih struktur smo potrdili z rezultati simulacij. Izkaže se, da redukcija pomnilnika iz 2*^ na naslovov negativno vpliva razmerie signal-šum izhodnega signala, kar pa v nekaterih primerih uspemo kompenzirati z nasprotnosimetričnim zapisom delnih vsot.
The memory reduction for linear phase FIR filters in classic and modified distributed arithmetic form
Key words: digital signal processing, finite impulse response digital filters, hardware realization, distributed arithmetic, modified distributed arithmetic, memory size reduction
Abstract: Distributed arithmetic (DA) is a parallel serial implementation of the sum of products with no multipliers needed. Because of its structure homogeneity it is suitable for implementation in FPGA and VLSI circuits. Realization of digital filters is one of the fields of DA usage. In this article we have restricted ourselves on the implementation of digital FIR filters with linear phase response. Linear phase filters do not distort phase of output signal and are therefore common choice in the field of digital signal processing. Their property of symmetric impulse response coefficients can be efficiently used in memory reduction process. One of the main problems of DA structure is the quantity of memory, needed for memorizing the precalculated sums of coefficients. The required memory increases exponentially with the number of filter coefficients. This is why in this article we present an approach in which we have token the advantage of impulse response coefficients symmetry and anti-symmetrical presentation of the sums of coefficients. For the FIR filters with odd symmetry we can achieve memory reduction from 2"^ to memory locations. Anti-symmetrical presentation of the sums of coefficients allows us to half the memory from 2'^ to memory locations. We propose the conjunction of both approaches and thus we manage to achieve the reduction from 2'^ to memory addresses. With the simulation results the correctness of proposed structure was confirmed. Since DA is fixed point arithmetic we have also analysed the influence of finite input word length and word length of sums of coefficients on signal-to-noise ratio (SNR). Simulation results show that the procedure of memory reduction from 2*^ to have negative influence on SNR. To achieve the same SNR, the number of bits for sums of coefficients should be increased by one. Approach with anti-symmetrical sums of coefficients allows more appropriate normalization of coefficients and thus improvement of SNR. Consequently we achieve the same level of SNR as in basic DA without memory reduction. The memory reduction approach was also introduced in modified DA. Modified DA utilizes bipolar presentation of unipolar input signal to simplify the arithmetic-logic unit. In modified DA the reduction from 2*^ to memory addresses was achieved. Same decrease of SNR was noticed as at the basic DA structure.
1. Uvod
Porazdeljena aritmetika (PA) predstavlja bitno-serijski postopek izračuna aritmetične vsote produktov z operacijo seštevanja vnaprej izračunanih delnih vsot (DV) shranjenih v pomnilniku. Koncept PA sta omenila že Anderson /1/ in Zohar /2/. Številne funkcije za digitalno procesiranje signalov lahko zapišemo v obliki aritmetične vsote. Med njimi tudi rekut^ivna(IIR-/nffn/fe/mpu/se Response) in nerekurzivna (FIR - Finite impulse Response) digitalna
sita. Zaradi primernosti za implementacijo vvezjih FPGA in VLSI je bil bitno-serijski postopek uporabljen v različnih aplikacijah /3, 5, 6, 7/.
Konvolucijska vsota digitalnega sita FIR predstavlja tipično vsoto produktov. Osnovni problem sit FIR v obliki PA predstavlja velikost pomnilniškega prostora za shranjevanje delnih vsot. v osnovni obliki PA mora imeti pomnilnik 2'^ naslovov, kjer N predstavlja števili koeficientov sita. Tako že pri sitih z A/ = 30 potrebujemo pomnilnik z 109 naslovi. Iz
tega vidika so smiselna prizadevanja za zmanjšanje potrebnega pomnilniškega prostora.
Eden izmed znanih načinov zmanjšanja potrebnega števila pomnilniških lokacij je uporaba nasprotno simetričnih delnih vsot /3/. Pristop omogoča prepolovitev pomnilniškega prostora. Za primere simetričnih sit FIR lahko učinkoviteje zmanjšamo potreben pomnilniški prostor/4, 5/. Na račun dodatne zakasnitve zaradi dvojnega naslavljanja pomnilnika, število naslovnih linij prepolovimo.
Modificirana oblika PA je bila prvič predstavljena v /8/ in podrobneje opisana v /9/. Modificirana PA temelji na uni-polarni predstavitvi bipolarnega vhodnega signala x[n] oz. premaknitvi iz območja vrednosti [-1, 1) v območje [O, 2). Zaradi nasprotno simetrične narave DV omogoča prepolovitev pomnilniškega prostora.
Ta prispevek je organiziran kot sledi. V drugem poglavju je opisana osnovna oblika sita FIR v PA, v tretjem poglavju je opisana predlagana struktura za primere simetričnih sit z zmanjšanjem pomnilniškega prostora iz 2'^ na naslovov. Četrto poglavje predstavlja postopek zmanjšanja pomnilniškega prostora v modificirani PA. V poglavju 5 so predstavljeni rezultati in v poglavju 6 zaključek.
2. Klasična oblika porazdeljene aritmetike
Konvolucijsko vsoto digitalnega sita FIR zapišemo z:
(i;
t=0
Pri tem je hlk] k-tl koeficienti impulznega odziva, N predstavlja število koeficientov/)[/(], zx[n] tery[n] smo označili vhodno in izhodno zaporedje sita, ter n je časovni indeks. Predpostavimo, da so vrednosti vhodnega zaporedja x[n] omejene v polodprtem intervalu [-1, 1). Posamezni element zaporedja predstavimo z dvojiškim komplementom kot:
Bx-l

(2)
/=i
Pri tem je Bx število bitov za zapis x[n] in bi[n] so binarne spremenljivke, ki lahko zavzamejo vrednost O ali 1. bo[n] predstavlja predznak in öex-i[n] najmanj utežni bit z utežno vrednostjo Upoštevajoč (2) zapišemo (1) z:
Bx-i
i=l
pri tem so i//[n] delne vsote, ki jih izračunamo z:
(3)
(4)
k=0
Za izračun trenutne izhodne vrednosti potrebujemo le operacijo seštevanja in množenja z 2"'. Množenje z 2"' predstavlja pomik vsebine akumulatorja za / bitov na desno. Odštevanje zadnje delne vsote vo je izvedeno s prištevanjem dvo-jiškega komplementa i^o. Delne vsote izračunamo vnaprej in jih zapišemo v pomnilnik velikosti ßvx2'^, kjer Bv predstavlja število bitov za zapis delnih vsot in A/je število koeficientov h[k]. Izvedbo digitalnega sita v PA prikazuje slika 1.
Vhod ÄT I----i I Al)
Br Izliod

L|.vf»-A'ti]"
S/ika 1: Izvedba digitalnega sita FIR v PA.
Ts na sliki 1 predstavlja kontrolni signal za spremembo predznaka Vo.
3. PA in sita FIR z linearnim potekom faze
v osnovi lahko imajo sita FIR poljuben amplitudni in fazni spekter. Posebnost so sita z linearnim potekom faze, ki so za področje digitalne obdelave signalov posebej zanimiva saj ne vnašajo dodatne fazne popačitve v izhodni signal. Posledično imajo takšna sita simetrične koeficiente h[k]. Glede na to ali imamo opravka s sodim ali lihim številom koeficientov govorimo o sodi ali lihi simetriji. Za oba primera simetrije velja:
h[k] = h[N-l-kl k = 0,l,...,N-l
(5)
pri tem je A/število koeficientov A7[/(]. Pri lihi simetriji centralni koeficient nima svojega simetričnega para. V obeh primerih sit je fazna zakasnitev Q{w) linearno odvisna od frekvence In je:

(6)
Za sita s sodo simetrijo ob upoštevanju (5) zapišemo (4) z:
N/2--\
V, [«] = X h[k]{b, [n-k] + b.[n-N + \ + k])
k=Q
= lLh[kths[n-k] + 2b.^[n-k])
(7)
k=0
= v.sM + 2v.c[«].
Pri tem sta b, binarni spremenljivki vrednosti O ali 1. S seštevanjem dobimo bit vsote bi,s in bit prenosa ö/,c ter odgovarjajoči delni vsoti Vj,s in i//,c izračunani vnaprej iz polovice koeficientov po:
^/2-1 yt=0
(8)
Pri tem smo z "z" označili S ali C. Ker ima za dvakrat večjo utežno vrednost od ö/,s moramo Vi_c pomnožiti z dve. Na račun zmanjšanja pomnilniškega prostora, moramo za izračun ene delne vsote v; pomnilnik naslavljati dvakrat. Ustrezno blokovno shemo sita v PA s prepolovljenim številom naslovnih linij prikazuje slika (2).
DBMXiX

HA = polovični .sešievalnik
ROM = pomnilnik velikosti
S " bit vsote
C - bit prenosa
MUX - muitipiekser 2 na 1
DRMIJX - demuUiplekser I na 2
Slika 2: Zmanjšanje pomnilniškega prostora za sita FIR s sodo simetrijo koeficientov iz na naslovov.
Pri tem sta Ts in Tac kontrola signala za zamenjavo predznaka Vooz. za naslavljanje v/,s in v/,c.
3.1 Nasprotno simetrični zapis delnih vsot
Kot smo dejali uvodoma lahko, v klasični PA, z nasprotno simetričnim zapisom delnih vsot prepolovimo potreben pom-nilniški prostor Mi predlagamo dodatno prepolovitev pomnilniškega prostora za sito FIR s prepolovljenim številom naslovnih linij (glej sliko 2). Delne vsote polovice koeficientov izračunane po (8) zapišemo nasprotno simetrično z:
N/Z-l	1 N/2-1
s,[n]=J,h[kMn-k]--Xh[k] (9)
k=0
k=0
Primerjavo tako izračunanih in klasičnih delnih vsot prikazuje tabela 1.
Tabela 1: Klasične in nasprotno simetrične delne vsote iz polovice koeficientov s sodo simetrijo.
Naslov
00..	.000	0		-Ml H'[0.1)
00...001		A[0]		
01..	.111	/if,V/2-21+..,^-/([ll+/!fO]	'/j(-/j[A72-ll+.	..+ /,[ I ]+/i[0])
10..	.000	/([,V..'2-1]		
11,.	.110	/i[,V/2-rj-t-...t7){21-!Afl]	K(+/ir.A'y2-ll-i-.	
11..	.111		'/2(+A[A72-rj+	
Nasprotno simetrične delne vsote povzročijo konstantno odstopanje izhoda y, kar izračunamo z:
= + E ^/.s 2"' - 25O,C + 2 X 2"'' ;=1 /=1
Bx~l	o /V/2-1
= -Vo,s - 2vo,c + Z (v,-,s +2v,.,e)2-'' + - £ i=l ^ /t=0
o «/2-1
= 7 + ^
^ k=0
(10)
Pri tem sta y ter y dejanska in želena izhodna vrednost. Zaradi preglednost smo v enačbi (10) izpustili časovni indeks n. Odstopanje j) od y lahko kompenziramo, če v register aritmetične enote zapišemo začetno vrednost:
o N/2-1
(11)
k=0
Začetna vrednost se prišteva le prvi delni vsoti vbx-i. V postopku iterativnega seštevanja in deljenja delnih vsot se začetna vrednost deli z in tako v celoti kompenzira odstopanje izhodnih vrednosti. Zaradi nasprotno simetričnega zapisa, v pomnilniku pomnimo le prvo polovico delnih vsot "s" v tabeli 1. Drugo polovico generiramo iz obstoječih delnih vsot z negiranjem bitov naslovnega vektorja [Ao, Ai,..., An/2-2]^ in zamenjavo predznaka tako naslovljene delne vsote. Ustrezno blokovno shemo sita prikazuje slika (3).
HA = polovični soštevalnik ROM poiimiliiik velikosii S "bit vsote C bii prcDOfifi
R ~ register z začetno vrednostjo K ^'BG - bit za negiranje naslovnega vektorja
Slika 3: Sito v PA z zmanjšanjem pomnilniškega prostora iz 2'^na naslovov.
Pri tem sta Ts in Tsc kontrolna signala za zamenjavo predznaka delnih vsot So oz. za naslavljanje delnih vsot s/,s in s/,c. Z vrati ekskluzivni ALI tvorimo eniški komplement naslovnega vektorja za primere, ko se DV nahaja v drugi polovici tabele 1 {NEG =1). S tem naslovimo ustrezno DVv prvi polovici tabele 1, ki pa ji moramo zamenjati še predznak (tvorimo dvojiški komplement). Predznak zamenjamo tudi delnim vsotam So, zato Ts in NEG preko funkcije ekskluzivni ALI krmilita vezje za generiranje dvojiškega komplementa števila. Dvojiški kom-
plementDVtvorimo, če ima 7"s ali A/£G vrednost 1. Prva delna vsota Sbx-i,s+2sbx-i,c je korigirana z začetno vrednostjo K shranjeno v registru R s katero kompenziramo odstopanje y zaradi nasprotno simetričnega zapisa DV. Stikalo ST je v položaju 1. Za ostale primere je stikalo ST v položaju 2.
4. Modificirana PA in sita FIR z linearnim potekom faze
Kot sledi iz /8, 9/ temelji modificirana PA na premaknitvi območja vrednosti vhoda x iz intervala [-1, 1) v interval [O, 2). Ker so vrednosti x predstavljene binarno v dvojiškem komplementu, je premaknitev območja vrednosti enostavno izvedljiva s komplementom bita za predznak. V binarni obliki X sedaj zapišemo z:


(12)
i=0
Ker ni bita za predznak oz. ima vrednost nič, izhod y izračunavamo le z operacijo seštevanja:
Bx-l
i=0
Pri tem je g modificirana DV izračunana z;
2-Sa:
(13)
^ k=0
1-t--
1-2
-Bx
(14)
Pri tem smo z "z" označili S ali C ter so v;,z klasične DV iz polovice koeficientov h[k] izračunane z (8). Prikazuje jih tabela 2.
Tabela 2: Klasične in modificirane delne vsote Iz polovice koeficientov s sodo simetrijo.
Naslov	v,..s, I'tc	gi.S,giC
00... 000	0	-ÄJ
00...001	/,[0]	h [Oj-A;
11...111		
Ustrezno blokovno shemo sita v modificirani PA in s pre-polovljenim številom naslovnih linij prikazuje slika 4.
Vliod "f

B/U (h,) t
4«] II
DEMUX -MUX X
I-] ■i-f/z-A'Q]
C
H A-[»-,V-H]
Fl.'^ - polovični sešfevainik
ROM = ponmiltiik velikosti
S = bit vsote
C = bit prenosa
MUX = inultiplckser 2 »a 1
DEMUX - demultiplekser 1 na 2
B/U bipolarno unipolanii pretvornik
in je V/ klasična DV izračunana s (4). Z modifikacijo v/ v (14) kompenziramo premaknitev vhoda x in zagotovimo območje izhodnih vrednosti v intervalu [-1, 1).
V poglavju 5 opisan postopek prepolovitve števila naslovnih linij lahko vpeljemo tudi v vezje modificirane PA. Glede na to, da se sedaj DV izračunava z vektorjem bitov vsot S in bitov prenosov C v dveh korakih, zapišemo (14) z:

K,
v,
i,s
+ 2
K,

(15)
Pri tem sta v/,s in Vi,c klasični delni vsoti izračunani iz polovice koeficientov z (8) in je Ki konstanta iz (14) s katero kompenziramo premaknitev x. V pomnilniku pomnimo torej delne vsote polovice koeficientov izračunane z:

6
i+-
1-2

N-\

J k=0
(16)
Slika 4: Sito v modificirani PA z zmanjšanjem
pomnilniškega prostora Iz na naslovov.
Za razliko od vezja s klasično PA na sliki 2 v vezju z modificirano PA ni odštevanja zadnje delne vsote, kar pomeni, da ne potrebujemo vezja za tvorjenje dvojiškega komple-menta in vezja za generiranje kontrolnega signala Ts.
5. Rezultati
z matematičnim orodjem Matlab smo zgradili simulacijske modele treh sit v PA:
klasična PA (PA),
klasična PA s prepolovljenim številom naslovnih linij (PAD,
klasična PA s prepolovljenim številom naslovnih linij in nasprotno simetričnimi zapisom DV (PA 2),
ter dveh sit v modificirani PA: modificirana PA (MPA),
modificirana PA s prepolovljenim številom naslovnih linij (MPA 1).
V modelih smo zajeli vplive kvantizacije vhodnega signala, delnih vsot, aritmetične enote in izhodnega signala.
Za primerjavo smo izbrali optimalno minimaks nizko-prepust-no sito stopnje A/-1 = 29, s prepustnim pasom od O do 0,2fv in zapornim pasom od 0,3fv do 0,5fv. Pri tem je fv frekvenca vzorčenja. Koeficiente impulznega odziva smo izračunali z Remez menjalnim algoritmom in normirali na maksimalno amplitudo frekvenčnega odziva vrednosti ena. Referenčne vrednosti osnovnih frekvenčnih parametrov omenjenega sita so:
ojačenje v prepustnem pasu PBG = 0,9993,
slabljenje v zapornem pasu SBA = -43,76 dB,
slabljenje sita A = 43,76 dB.
Amplitudni spekter sita prikazuje slika 5.
0,1 0,2 0,3 0,4 0,5 Normirana frekvenca/'/C
Slika 5: Amplitudni spekter nizko-prepustnega sita stopnje 29.
Ker gre v PA za celoštevilsko aritmetiko, je potrebno koeficiente hin] oz. delne vsote ustrezno normirati, da preprečimo prekoračitev območja izhodnega signala [-1, 1). Kot je bilo zapisano v /9/ se normiranje h izvaja na maksimalno absolutno vrednost frekvenčnega odziva Wz:
KorM =
max I//(e^") I
(17)
Pri tem je Qy stopnja kvantizacije izhodnega signala in je Qy =	Tudi pri zapisu DV smo omejeni s končno dolžino
besede in maksimalna DV ne sme preseči območja za zapis DV. Zato DV delimo z 2', kjer / predstavlja najmanjše pozitivno celo število pri katerem je izpolnjen pogoj maksimalne DV. S tem smo zmanjšali dinamično območje y, kar delno kompenziramo z zamikom podatkovnih linij aritmetične enote, ki jih vodimo na izhod, za/bitov v levo. Kompenzacija je smiselna ob pogoju, daje ßg > By+i. Pri tem sta Ba dolžina aritmetične enote in ßyje dolžina izhodne besede.
Za primere, ko so koeficienti h[n] izrazito pozitivni ali negativni \ nasprotno simetrični zapis DV bolje izkoristi omejeno območje za zapis vrednosti. Posledično so normirane DV in dinamično območje y večje. Tudi za realizirane oblike sit se
je, kot v /9/, pokazala prednost modificirane PA. Za siti v modificirani PA, kakor tudi za sito v klasični PA z nasprotno simetričnimi DV, so bili normirani koeficienti h[n] dvakrat večji od tistih v klasični PA. Ustrezne koeficiente normiranja 2', za posamezno sito prikazuje tabela 3.
Tabela 3: Koeficienti normiranja za posamezno aritmetiko.
Aritmetika	Koeficient nomilraiija 2'
PA	4
PA 1	4
1>A2	2
MPA	O
Ml'A 1	2
Opazovali smo časovne odzive struktur na beli šum. Iz odstopanj med kvantiziranimi in referenčnimi odzivi smo določili šum izhodnega signala ter izračunali razmerje signal-šum (razmerje SNR). Razen velikosti pomnilniškega prostora se posamezne strukture bistveno razlikujejo predvsem po delnih vsotah. Zato smo ločeno opazovali vpliv kvantizacije vhodnega signala in delnih vsot, vrednosti v aritmetični enoti in izhodne vrednosti pa smo zapisali z 32 biti. Vpliv omejene dolžine vhoda in DV na razmerje SNR prikazujeta sliki 6 a) in b).
14 16 18 20 22 24 26 28 Število bitov Bv
To je lastnost predvsem nizkoprepustnih sit.
I
12 14 16 18 20 22 24 26 28 Število bitov Bv
Slika 6: Potek razmerja SNR v odvisnosti od števila bitov Bv, Bx je parameter (PA - klasična PA, PA 1-PA s prepolovljenim številom naslovnih linij, PA2 - PA s prepolovljenim številom naslovnih linij in nasprotno simetričnimi zapisom DV, MPA -modificirana PA, M PA 1 -modificirana PA s prepolovljenim številom naslovnih linij).
Iz primerjave poteka krivulj PA in PA 1 na sliki 6 a) je razvidno zmanjšanje razmerja SNR za sito s prepolovljenim številom naslovnih linij (PA 1) pri enaki stopnji kvantizacije. V obeh primerih je koeficient normiranja enak, zatorej gre zmanjšanje razmerja SNR na račun izračuna DVvdveh korakih, ki je posledica postopka zmanjšanja pomnilniškega prostora. Z nasprotno simetričnim zapisom DV lahko, predvsem za nizko-prepustna sita, uporabimo ugodnejše normiranje DV in tako dosežemo razmerja SNR, ki so primerljiva s klasično PA. Tak primer prikazuje potek krivulj PA 2 na sliki 6. a). Negativen vpliv postopka izračunavanja DV v dveh korakih na razmerje SNR je razviden tudi iz poteka krivulj MPA in MPA 1 na sliki 6 b). Zaradi postopka prepolovitve števila naslovnih linij moramo torej bitno število ßv povečati za ena, če želimo obdržati enako razmerje SNR. Zaradi ugodnejšega normiranja (glej tabelo 3) dosegamo, ob enaki stopnji kvantizacije, z modificirano PA večje razmerje SNR glede na klasično PA (glej poteke krivulj PA in MPA na sliki 6. a oz. b). Z uporabo postopka prepolovitve števila naslovnih linij v modificirani PA dosegamo podobno razmerje SNR kot v klasični PA (glej poteke krivulj PA in MPA 1 na sliki 6. a) oz. b).
6. Zaključek
v prispevku smo predstavili načine zmanjšanja potrebnega pomnilniškega prostora za shranjevanje DV digitalnih sit v klasični in modificirani PA. Pri delu smo se omejili na sita z linearnim potekom faze, katerih posebnostjo simetrija koeficientov impulznega odziva. Zaradi simetrije je dovolj, če v pomnilniku pomnimo delne vsote polovice koeficientov impulznega odziva. Postopek omogoča zmanjšanje pomnilniškega prostora iz na naslovov. Drug pristop temelji na nasprotno simetričnem zapisu delnih vsot. V pomnilniku pomnimo le prvo polovico nasprotno simetričnih DV. Drugo polovico generiramo iz prve z ustreznim naslavljanjem in spremembo predznaka. S tem dosežemo zmanjšanje pomnilniškega prostora iz 2*^ na naslovov. V prispevku predlagamo združitev obeh pristopov. Nasprotno simetrične delne vsote generiramo sedaj le iz polovice simetričnih koeficientov h[n]. Za primer sita s sodo simetrijo tako dosežemo zmanjšanje pomnilniškega prostora iz 2^ na . Zaradi dvojnega naslavljanja pomnilnika v procesu izračunavanja ene DV, se poveča minimalno potrebno število bitov Sv, pri katerem dosežemo maksimalno možno razmerje SNR. Z uporabo nasprotno simetričnih DV uspemo, za sita z izrazito pozitivnimi ali negativnimi koeficienti, doseči enako razmerje SNR kot v klasični PA.
Modificirana oblika PA že v osnovi prinaša dve prednosti v primerjavi s klasično PA: manj kompleksno vezje in večje dinamično območje izhoda y. Posledično tudi večje raz-
merje SNR pri enaki stopnji kvantizacije. Slednje je prisotno pri sitih z izrazito pozitivnimi ali negativnimi koeficienti. Z vpeljavo postopka razpolovitve števila naslovnih linij v modificirano PAse razmerje SNR sicerzmanjša, vendar še zmeraj dosega nivo klasične PA.
7. Literatura
/1/ E. Anderson, "A digital filter implemented in parallel form", presented at the 1971 Symp. Digital Filtering, Imperial College, London, England, Aug. 1971.q
/2/ S. Zohar, "New hardware realizations on nonreoursive digital filters", IEEE Trans. Comput,, vol. C-22, pp. 328-347, Apr. 1973.
/3/ Stenley A. White, Applications of Distributed Arithmetic to Digital Signal Processing: A Tutorial Review, IEEE ASSP Magazine, pages 4-19, Jul. 1989.
/4/ L. Mintzer, "FIR Filters with Filed-Programmable Gate Arrays," Journal of VLSI Signal Processing, 6, 119 - 127 (1993).
/5/ A. Chorevas, D. Reisis, "Efficient Systolic Array Mapping of FIR Filters Used in PAM-QAM Modulators," Journal of VLSI Signal Processing Systems, v.35 n.2, p.179-186, September 2003.
/6/ D. Osebik, B. Kostanjevec, B. Jarc, M. Solar, R. Babič, "Izvedba nerekurzivnega digitalnega sita s programirljivim poljem logičnih vezij v strukturi porazdeljene aritmetike" Informacije MIDEM, št. 3 (1997), str. 195-202.
/7/ D. Osebik, R. Babič, Rudolf, M. Solar, "Adaptivna struktura s polji programirnih vezij za izvedbo nerekurzivnih digitalnih sit," Informacije MIDEM, september 2003, letn. 33, št. 3(107), str. 170-177.
/8/ B. Jarc, R. Babič, M. Solar, M. Brumec, "Modificirana obli-ka porazdeljene aritmetike," Zbornil< pete Elektrotehniške in računalniške konference ERK '96, 19, - 21. september 1996, Portorož, Slovenija, Str. A/113-116.
/9/ R. Babič, B. Jarc, "Uporaba modificirane oblike porazdelje-ne aritmetike za osnovno in kaskadno izvedbo digitalnih sit," Informacije MIDEM, 1999, let. 29, št, 3, str. 136-142.
doc. dr. Bojan JARC, izr. prof. dr Rudolf BABIČ, oba UNIVERZA V MARIBORU, FAKULTETA ZA ELEKTROTEHNIKO, RAČUNALNIŠTVO IN INFORMATIKO 2000 Maribor, Smetanova 17. Email: bojan.jarc@uni-mb.si, rudolf. bablc@uni-mb. si tel. (02) 220 7235, fax. (02) 251 1178