NAČRTOVANJE PREIZKUSLJIVOSTI MEŠANIH ANALOGNO-DIGITALNIH INTEGRIRANIH VEZIJ Uroš Kač Institut Jožef Stefan, Ljubljana, Slovenija Kjučne besede: načrtovanje preizkusljivosti, mešana analogno-digitalna vezja, vgrajen samodejni preizkus, oscilacijska metoda Izvleček: V članku je obravnavana problematika načrtovanja preizkusljivosti mešanih analogno-digitainiln integriranili vezij. Predstavljeni so osnovni principi načrtovanja preizkusljivosti, ki jih je možno vgraditi v računalniška načrtovalska orodja preko takoimenovanih nadzornikov pravil načrtovanja (ang. design rule checker). Omenjene so metode, ki temeljijo na meritvah parametrov integriranega vezja, kot na primer meritev mirovnega napajalnega toka. Sledi opis tehnik, ki zagotavljajo dostop do globoko vgnezdenih podsklopov. Obravnavani sta tudi problematika generiranja in vrednotenja analognih signalov v vezju ter zasnova vgrajenega samodejnega preizkusa. Zadnji del prispevka povzema osnovne značilnosti oscilacijske preizkusne metode. Design for test of mixed-signal integrated circuits Key words: design for test, mixed-signal integrated circuits, built-in self-test, oscillation based test Abstract: The proliferation of consumer electronics increasingly determines the course of development of semiconductor technology. In this context analog and mixed-signal integrated circuits and systems are regaining importance as electronic devices heavily rely on analog signal processing techniques. The semiconductor industry follows market demands by developing increasingly complex application specific integrated circuits and systems. This introduces new challenges in the process of circuit design and results in numerous difficulties in assuring adequate product quality. The latter is becoming a severe problem as the established analog test procedures already represent one of the bottlenecks in the development of complex mixed-signal systems. Consequently, research of new techniques supporting a structured approach to the design of testable analog integrated circuits is increasing steadily. Due to the diversity of analog and mixed-signal designs various solutions are being explored. The main trends are described in the paper. The problem of circuit testing is tightly related to the circuit design process. The implementation of fast structures can be simplified and the quality of the ■ test procedure can be increased by applying design rules and procedures or design for testability (DfT) techniques. Numerous DfT techniques for mixed-signal integrated circuits have been proposed in recent years. Although the basic concepts of various techniques can differ substantially, we can roughly classify them into design of support structures for implementation of external analog measurement methods and the design of structures for the implementation of analog built-in self-test (BIST). The second group of DfT techniques is expected to play a crucial role in future complex integrated circuits and systems as it eliminates some limitations related to the use of conventional automated test equipment and increases product reliability throughout its life cycle. The oscillation based test method (OBT) described in the last part of the paper belongs to the second group of DfT techniques. The method is based on the assumption that the tested circuit can be reconfigured into an oscillator. Faulty circuits can then be identified by simply measuring the oscillation frequency and comparing it to a reference value obtained from a fault-free (i.e., "golden") circuit under the same operating conditions. The method assumes that the oscillation frequency is sensitive to those component parameters which determine the relevant characteristics of the tested circuit. The main issue in oscillation based circuit testing is the design of testability structures and circuit reconfiguration schemes, which provide for an efficient test implementation. In the paper, general principle of OBT is described and some more details are given on its application in analog filter testing. 1 Uvod z naraščanjem kompleksnosti ter vse težjim dostopom do globoko vgnezdenih analognih podsklopov postaja preizkušanje integriranih vezij vse večji problem, zato jih je potrebno načrtovati tako, da jih bo možno učinkovito preizkušati. V industriji in akademskih ustanovah narašča število raziskav, katerih cilj je razvoj ustreznih tehnik in postopkov strukturiranega načrtovanja preizkusljivih analognih vezij. Pristope v grobem razdelimo na realizacijo struktur za izboljšanje vodljivosti (angl. controllability) in spremljivosti (angl. observability) notranjih vozlišč analognih podsklopov ter na načrtovanje struktur, ki omogočajo izvedbo vgrajenega samodejnega preizkusa v integriranem vezju. Zaradi obsežnosti področja ne gre iskati splošne rešitve za vsa analogna vezja, temveč je bolj smiselno iskati učinkovite tehnike preizkušanja za posamezne razrede analognih vezij. V tem prispevku uvodoma povzemamo osnovne principe načrtovanja preizkusljivosti (angl. Design for Testability, ali okrajšano DfT), v nadaljevanju pa opisujemo izbrane pristope preizkušanja mešanih analogno-digitalnih vezij, ki so dosegli ustrezno pozornost v strokovni javnosti in se uveljavili v praksi. Zadnji del prispevka je namenjen oscilacijski preizkusni metodi, pri kateri smo tudi sami prispevali teoretske rezultate in jo uspešno uporabili v praksi. 2 Tehnološki izziv Pomanjkanje strukturiranih DfT tehnik načrtovanja analognih podsklopov postaja ena poglavitnih ovir nadaljnjemu razvoju mešanih integriranih sistemov. Ker jih proizvajalci praviloma preverjajo s funkcionalnim preizkušanjem, je optimizacija postopkov težavna in zahteva izkušene inženirje z odličnim poznavanjem problematike. Hkrati je zelo težko oceniti kvaliteto postopka, saj se funkcionalni preizkusi ne nanašajo neposredno na strukturne napake. Raziskovalci iz industrije in akademskih ustanov so si zato enotni, da je potrebno razviti ustrezne DfT tehnike, ki bi omogočile struk-turiran pristop k problemu preizkušanja analognih podsk-lopov že od začetnih faz načrtovanja proizvoda, /1 /, /2/, /3/, /4/. Nadalje bi razvoj učinkovitih analognih BIST struktur omogočil uporabo popolnoma digitalnih avtomatskih preizkuševalnih naprav (ang. Automatic Test Equipment-ATE), kar bi bistveno poenostavilo in pocenilo postopke proizvodnega preizkušanja. Iz napovedi Združenja industrije polprevodnikov/5/, lahko razberemo predvidene trende razvoja mešanih analogno-digitalnih DfT tehnik ter njihovo uporabo v bodočih kompleksnih SoC vezjih. V skladu z naraščajočimi potrebami industrije se je v preteklih nekaj letih občutno povečalo število raziskav na tem področju. V znanstveni in strokovni literaturi lahko tako zasledimo številne prispevke, ki obravnavajo različne analogne oziroma mešane DfT tehnike. Predlagani pristopi se medsebojno precej razlikujejo, kar izhaja predvsem iz lastnosti ciljne aplikacije, vendar pa je njihov skupni cilj izboljšanje preizkusljivosti kompleksnih mešanih integriranih vezij. Slika 1 skuša povzeti nekatere najbolj pogoste DfT tehnike in primere njihove uporabe. 3 Načrtovanje preizkusljivosti mešanih analogno-digitalnih vezij 3.1 Splošna DfT pravila Večina splošnih DfT pravil izhaja iz uveljavljenih tehnik načrtovanja analognih vezij oziroma iz predhodno pridobljenih načrtovalskih izkušenj. Osnovna pravila so: vezja delimo na podsklope (makro celice), zagotovimo vodljivost vhodov podsklopov, zagotovimo spremljivost izhodov podsklopov, omogočimo izključitev povratnih zank v analognih pod-sklopih, vgradimo digitalne spominske celice v stičišča analognih in digitalnih podsklopov. uporabimo standarden digitalni preizkusni vmesnik za izbiro načina delovanja vezja (normalno obratovanje ali preizkušanje). Tovrstna pravila je možno vgraditi v računalniška načrtoval-ska orodja, kjer lahko njihovo upoštevanje spremljamo preko t.i. "nadzornikov pravil načrtovanja" (ang. design rule ctieclcer). Poleg splošnih DfT pravil lahko v to skupino uvrstimo tudi ukrepe, kot je upoštevanje pravil oziroma omejitev pri fizičnem razvrščanju elementov vezja. S tem lahko zmanjšamo verjetnost pojava določenih napak in tako izboljšamo preizkusljivost vezja /6/. 3.2 Podpora zunanjim merilnim metodam Drugo skupino DfT tehnik predstavljajo strukture za podporo postopkom preizkušanja, ki temeljijo na zunanjih meritvah parametrov integriranega vezja. Meritev mirovnega napajalnega toka (Iddo preizkušanje) je uveljavljena tehnika proizvodnega preizkušanja digitalnih vezij /7/. Njegova uporaba v mešanih integriranih vezjih zahteva upoštevanje ustreznih strategij delitve vezja na podsklope ter možnost ločene izključitve analognih jeder. To zagotavlja minimalen vpliv le-teh na mirovni tok vezja med preizkušanjem digitalnih podsklopov. Po drugi strani je možno meritve toka uporabiti tudi za preizkušanje analognih podsklopov vezja. Ker so nekatere analogne strukture, kot so tokovna zrcala ali generatorji prečnega (ang. bias) toka ali napetosti, posebej občutljive na naključno spreminjanje parametrov proizvodnega procesa, lahko pride tudi pri pravilno delujočih vezjih do občutnih odstopanj v velikosti električnih tokov v vezju. Posledica je maskiranje napak v vezju, čemur se lahko izognemo s ponovitvami meritev napajalnega toka ob vhodnih signalih nasprotne polaritete. Možna rešitev je tudi realizacija dodatnih strukturv nekaterih tipičnih analognih podsklopih. Avtorji v /8/in /9/tako predlagajo izvedbo dodatnih tokovnih zrcal v transkonduktančnih operacijskih ojačevalnikih (OTA), slika 2, s katerimi omogočimo meritev mirovnega toka analognega vezja z zunanjimi merilnimi instrumenti ali z vgrajenimi tokovnimi senzorji. DfT tehnike za mešana veqa Hierarhični nivo uporabe Fizični opis vezja Shematski opis Opis na nivoju podsklopov Opis na nivoju sistema Razvrstitev Pravila načrtovanja z upoštevanjem preizkusljivosti Strukture za podporo specifičnim merilnim postopkom Postopki za izboljšanje vodljivosti / spremijivosti Naknadne spremembe vezja Delni / popolni samodejni preizkus Sočasni preizkus Primeri uporabe Optimizacija razmestitve Načrtovanje struktur za Iddx preizkušanje Sw- Opamp strukture IEEE 1149.4 vodilo ADCeisr, PLLb.st, AGO 8IST„ Rekonfiguracija vezja Samodejno preverjanje Slil< : ]|-Vt j. v. v,— ^ m ...........<1 J Siika 3: operacijski ojačevalnik z možnostjo rekonfiguracije (sw-opamp) Podobno rešitev, ki temelji na rekonfiguraciji posameznih stopenj analognega filtra v navadne ojačevalne stopnje, predlagajo tudi avtorji v /13/. Ker je vtem primeru rekon-figuracija izvedena s stikali v osnovni poti signala, je lahko vpliv nelinearnih upornosti in parazitnih kapacitivnosti stikal na prenosno funkcijo sistema precejšen. Takšna rešitev zato zahteva podrobno analizo in upoštevanje vpliva stikal že med postopkom načrtovanja osnovnega analognega vezja. Med pogosteje uporabljane tehnike sodi realizacija namenskih preizkusnih analognih vodil. Načrtovalci z realizacijo le-teh omogočijo vodljivost in spremljivost analognih vozlišč na nivoju integriranega ali tiskanega vezja oziroma na nivoju sistema. Čeprav je osnovni princip uporabe preprost, pa je dejanska izvedba precej zahtevna. Pri načrtovanju tovrstnih struktur zato uporabljajo različne tehnike, kot so diferencialna vodila, vgrajeni gonilniki signalov (prilagoditev naimpedancooz. kapacitivno obremenitev vodila), ločevanje vodil za različne analogne podsklope (NF, RF) ter ozem-Ijene oklepne plasti nad in pod vodili, ki lahko pripomorejo k zmanjšanju motenj v merilnem postopku. Pri načrtovanju paje pomembna tudi uporaba standardnega preizkusnega vmesnika, ki lahko precej olajša pripravo potrebnega merilnega okolja in prenosljivost obstoječih preizkusnih programov na nove aplikacije. 3.4 Standard IEEE 1149.4 Konec leta 1999 je bil dokončno potrjen industrijski standard IEEE 1149.4 za mešano preizkusno vodilo (ang. Mixed-Signal Test Bus, /14/), ki se navezuje na že obstoječi in v praksi uveljavljeni standard za načrtovanje digitalnih vezij z robno preizkusno linijo (IEEE 1149.1 - Test Access Port and Boundary-Scan Architecture). Standard določa lastnosti analognega preizkusnega vodila in predpisuje osnovno preizkusno infrastrukturo sistema (slika 4). Bistvena značilnost standarda so t.i. analogne robne celice (ang. Analog Boundary Module - ABM), ki so nameščene med funkcionalne priključke analognega jedra in vhodne/ izhodne sponke vezja ter omogočajo povezavo analognih vozlišč z zunanjimi merilnimi instrumenti brez uporabe občutljivih merilnih sond. Standard poleg analogne infrastrukture predpisuje tudi obvezno krmilno logiko In osnovne načina delovanja analognih robnih celic. Poleg tega dopušča tudi različne razširitve infrastrukture, npr. z vgradnjo struktur za izvedbo analognega samodejnega preizkusa. Robni register Digitalna celica Analogno vodilo AB1 Analogni robni modul I TDO I TCK izTDI Digitalna celica ^ jedro Nadzor stikal 'TH VH V, Vf Prim. SH SD si.)asG& SB1>( v TDO 1SB2 sponka AB1 AB2 Slika 4: arhitektura IEEE 1149.4 mešanega preizkusnega vodila Upoštevanje standarda omogoča bolj Strukturiran pristop k načrtovanju preizkusljivih mešanih analogno-digitalnih vezij, vendar pa ima predlagana infrastruktura tudi nekatere slabosti. Med temi sta relativno omejeno frekvenčno in im-pedančno merilno območje, ki sta določeni predvsem z načinom izvedbe vgrajenega analognega vodila in pripadajočih analognih stikal v robnih celicah. Izbira najustreznejše tehnike je zato prepuščena načrtovalcu, ki mora pri tem upoštevati vpliv dejavnikov, kot so končne upornosti in parazitne kapacitivnosti MOS stikal, ali pa enosmerna odstopanja {offset) ojačevalnikov, tako na natančnost meritev kot na osnovne parametre analognega vezja. 3.5 Generiranje in vrednotenje analognih signalov v vezju Generiranje in vrednotenje analognih signalov z zunanjo merilno opremo vnaša nekatere omejitve v postopek preizkušanja vezij. Te so posledica omejenega frekvenčnega ali amplitudnega območja signalov, ki jih lahko prenašamo med merilnimi napravami ter integriranim vezjem (oziroma vhodi in izhodi vgnezdenih analognih podsklopov), občutljivosti prenosnih poti signalov na motnje ipd. Možno rešitev tega problema predstavlja generiranje oziroma vrednotenje analognih signalov v samem integriranem vezju. V tem primeru poteka prenos preizkusnih podatkov in merilnih rezultatov med vezjem in zunanjo preizkuševalno napravo v digitalni obliki. Ceno za možnost uporabe preprostejših digitalnih preizkuševalnih naprav plačamo z dodatno površino polprevodnika, ki je potrebna za realizacijo ustreznih analognih preizkuševalnih struktur v samem integriranem vezju. Izbira generatorja signala je odvisna od vrste preizkusa, ki ga želimo opraviti. Medtem, ko za preizkus določenih tipov vezij, kot so npr analogno/digitalni (A/D) pretvorniki zadošča en sam vhodni signal, pa pri vezjih, kot so analogni filtri, običajno uporabljamo postopek preizkušanja z večfrekvenčnimi vhodnimi signali. Haurie in Roberts sta v /15/predstavila izvedbo sinusnega oscilatorja, ki temelji na LDI (ang. Lossless Discrete Integrator) rezonatorju in AZ modulatorju (slika 5). Oscilatorje možno skoraj v celoti realizirati z relativno preprostimi digitalnimi elementi, kot so registri, seštevalniki, multiplekserji in pomikalni registri, medtem ko je uporaba analognih struktur omejena na 1-bitni digitalno/analogni (D/ A) pretvornik (zadrževalnik ničtega reda) in preprost nizko-prepustni filter Predlagano strukturo odlikuje visoko razmerje signal/šum (ang. Signal to Noise Ratio - SNR) kot tudi možnost generiranja večtonskih signalov. ............................... AE MUX ir~r - ko kg Slika 5: Generator sinusnega signala na osnovi DS moduiatorja Preizkus A/D pretvornikov običajno obsega določitev integralne (INL) in diferencialne nelinearnosti (DNL) ter napake ojačanja in enosmernega odstopnaja pretvornika. Te parametre lahko določimo z analizo v frekvenčnem ali v časovnem prostoru kar vpliva tudi na izbiro oblike vhodnega signala. Pri meritvah v časovnem prostoru želimo na vhodu pretvornika uporabiti počasen, linearno naraščajoči signal. Primer realizacije generatorja tovrstega signala je predstavljen v /16/. Pri histogramskem (frekvenčnem) preizkusu /17/beležimo število ponovitev posameznih digitalnih kod na izhodu pretvornika ob periodičnem vhodnem signalu z znano amplitudno distribucijo, npr. sinusnemu ali trikotnemu signalu /18/. Vrednotenje odziva analognega vezja otežuje vsebovana nenatančnost analognih signalov. Zaradi tega moramo pri analizi odziva vezja na dani vhodni signal upoštevati vplive šuma in odstopanj v generatorju signala kot tudi dopustnih odstopanj parametrov preizkušanega vezja. Včasih lahko pri vrednotenju odziva preizkušanih podsklopov izkoristimo obstoječe D/A pretvornike in DSP jedra v integriranem vezju /19/, /20/. Kadarto ni možno, je potrebno realizirati namenske preizkusne zmogljivosti, pri čemer pa skušamo čim bolj omejiti potrebno površino polprevodnika /21/. Realizacija A/D pretvornika visoke časovne in amplitudne resolucije je običajno v nasprotju z zahtevo po majhni površini: na eni strani poznamo hitre a velike flash A/D pretvornike, na drugi pa počasne pretvornike na osnovi sukcesivne aproksimacije, ki sicer zasedejo manjšo površino polprevodnika. Pod določenimi pogoji pa je možno realizirati pretvornike, pri katerih resolucija ni obratno sorazmerna hitrosti pretvorbe. Avtorji v /22/in /23/tako izkoriščajo periodičen odziv analognega vezja, ki tudi počasnim sukcesivnim A/D pretvornikom omogoča doseganje časovne resolucije, ki je primerljiva tistim pri veliko višjih frekvencah vzorčenja. Poleg klasičnih A/D pretvornikov lahko za analizo preizkušanega vezja uporabimo tudi druge strukture. Eno izmed možnosti predstavljajo t.i. analogni nadzorniki (ang. analogue checker). S pomočjo le-teh preverjamo določene parametre vezja glede na znan vhodni signal. Nadzorniki iz odziva vezja izločijo vrednost iskanega parametra in jo primerjajo z dvema referenčnima vrednos-tima (Pmin , Pmax ), ki ustrezata zgornji in spodnji meji dopustnega odstopanja parametra od željene vrednosti, rezultat pa je preprost digitalni signal, ki javi prisotnost napake (go/no-go preizkus). Analogni nadzorniki običajno sestojijo iz vezja za izločanje iskanega parametra in pripadajočega primerjalnika, vendar pa se dejanska izvedba nadzornika razlikuje glede na vrsto obravnavanega analognega vezja, /24/, /25/, /26/. Ker je v praksi nemogoče ločeno primerjati vsako vzorčeno vrednost izhodnega signala z željeno vrednostjo, uporabljamo postopke komprimiranja analognih signalov. Želje-na lastnost struktur za komprimiranje analognih signalov je, da za dva različna vhodna signala ustvarijo dve različni signaturi, hkrati pa za dopustna odstopanja vhodnega preizkusnega signala tudi signatura ostaja v mejah pričakovanega območja, čeprav je mogoče signature določiti s klasično A/D pretvorbo izhodnega signala in uporabo digitalnih tehnik komprimiranja z večvhodnimi signaturnimi registri (ang. Multiple Input Signature Register - MISR), so se nekatere druge strukture, /27/, /28/, izkazale za učinkovitejše glede na potrebno površino polprevodnika. V /29/so avtorji predstavili izvedbo generatorja analogne signature, v SC (ang. Switched-Capacitor) tehnologiji, ki lahko hkrati služi tudi kot generator preizkusnih signalov (slika 6). Potrebno površino polprevodnika lahko dodatno zmanjša souporaba funkcionalnih elementov vezja v preizkusni shemi. multl Ä I Slika 6: ABILBO - vgrajen observator analognih blokov 3.6 Vgrajen samodejni preizkus z vgradnjo ustreznih zmogljivosti v integrirano vezje lahko omogočimo popolnoma avtonomno izvajanje preizkusnega postopka, ki ne zahteva nobene dodatne podpore s strani zunanje merilne opreme, z izjemo proženja začetka in spremljanja končnega rezultata preizkusa. Prednost takšnega pristopa je v zmanjšanju kompleksnosti (in cene) zunanje preizkuševalne naprave in možnosti sočasne izvršitve več ločenih vgrajenih preizkusov ter posledično skrajšanju časa celotnega preizkusa. Slabostjo vsekakor povečanje polprevodniške površine vezja zaradi dodatne preizkusne infrastrukture ter omejena možnost obdelave analognih signalov. Pristopi k izvedbi vgrajenega samodejnega preizkusa analognih podsklopov se razlikujejo predvsem glede na njihov vpliv na funkcionalne elemente vezja ter glede na tehniko generiranja preizkusnih signalov in vrednotenja odziva preizkušanega analognega vezja. Razlikujemo lahko tudi med bolj ali manj Strukturiranimi pristopi k načrtovanju BIST struktur. Prvi so bolj splošne narave in pripomorejo k skrajšanju načrtovalskega časa, običajno na račun večje potrebne površine polprevodnika. Nestrukturi-rani pristopi so prilagojeni specifičnim analognim vezjem in lahko ob manjši dodatni površini polprevodnika občutno izboljšajo preizkusljivost vezja. Prilagoditev struktur specifičnemu vezju po drugi strani zahteva daljši čas načrtovanja. Največ pozornosti je bilo do sedaj posvečene izvedbi BIST struktur za A/D in D/A pretvornike, /31/, /32/, /33/, saj gre za pogosto uporabljane mešane analogno-digitalne podsklope s širokim naborom parametrov (ojačanje, INL, DNL, enosmerno odstopanje), ki po drugi strani zahtevajo obsežen in drag postopek preizkušanja. Primer strukturi-ranega pristopa k preizkušanju vezij, ki vsebujejo tako A/D kot D/A pretvornike je t.i. hibridni BIST(HBIST), ki gajev/ 30/predlagal Ohletz. Samodejni preizkus se izvede z vz- postavitvijo povezave med izhodom D/A in vhodom A/D pretvornika, medtem ko vhode D/A pretvornika vzbujajo vzorci iz vgrajenega LFSR (ang. Linear Feedback Shift Register) generatorja psevdo-naključnih vrednosti. Sočasno se v digitalni domeni izvaja analiza signature na izhodih A/D pretvornika. Med analognimi BIST pristopi velja posebej omeniti komercialne rešitve podjetij LogicVision ter Fluence Technology. Avtorja Sunter in Nagi iz podjetja LogicVision sta razvila adcBIST tehniko namenjeno preizkušanju A/D pretvornikov /34/, ki zahteva uporabo nekaterih dodatnih elementov: analognega multiplekserja na vhodu pretvornika, R-C vezja za glajenje vhodnega signala ter digitalnega bloka za generiranje preizkusnih vrednosti in procesiranje rezultatov pretvorbe. Elemente vključujemo v načrtovano vezje na nivoju blokov, zato pristop ne zahteva posegov v strukturo A/D pretvornika (slika 7). Digitalno vezje skrbi za generiranje vhodnega preizkusnega signala in za izračun koefi-centov polinoma tretjega reda. Slednji so določeni na podlagi najmanjše vsote kvadratov tako, da zagotavljajo prile-ganje polinoma dani sekvenci izhodnih vrednosti pretvornika. Koeficienti vsebujejo vso potrebno informacijo za določitev enosmernega odstopanja, ojačanja ter harmoničnega popačenja drugega in tretjega reda. Izračun parametrov se izvede digitalno in lahko poteka v ali izven integriranega vezja. Prednost pristopa je njegova odpornost na šum, variacije v proizvodnem procesu in nelinear-nosti na vhodu pretvornika, med slabosti pa sodi predvsem ne-izračunavanje dinamične in integralne nelinearnosti pretvornika. Poleg adcBIST ponujajo pri LogicVision tudi rešitev za preizkušanje digitalnih in analognih PLL struktur pod imenom pllBIST/35/. AMUX A/D adcBIST Preizkusni vmesnilt S//7